Если CAN не используется, то выводы передачи и приема (CANTX и CANRX) можно освободить и использовать как ножки потов GPIO (CANTX размещен на выводе PC0, CANRX на PC1, см. описание портов в статье [2]).

Выводы CAN на BGA корпусе процессора BC-316:

Основные возможности и параметры модуля CAN:

• Удовлетворяет стандарту CAN 2.0B (активная версия стандарта).
• Поддерживает 2 версии CAN-идентификаторов, standard (11 бит) и extended (29 бит).
• Поддерживает скорости передачи до 1 мегабита/сек.
• Доступно 32 почтовых ящика (mailbox): 8 на передачу, 8 на прием, 16 конфигурируемых на передачу или прием.
• Отдельная маска фильтра (acceptance mask) для каждого mailbox.
• Фильтрация по данным (первым двум байтам в mailbox), что можно использовать для дополнительной фильтрующей адресации (acceptance filtering в режиме DeviceNet™).
• Регистры состояния ошибки (Error status) и предупреждения.
• Модуль универсального счетчика.
• Можно считывать уровень выводов приема и передачи.

Модуль CAN представляет собой низкоскоростной последовательный интерфейс, предназначенный для приложений, в которых скорость передачи данных не превышает 1 мегабит/сек. В протокол CAN встроена проверка данных на CRC, трекинг сообщений об ошибках и ограничение работоспособности отказавшего узла сети (fault node confinement) - все это предназначено для повышения надежности сети, чтобы удовлетворять требованиям приложений управления.

Физический интерфейс шины CAN - простая двухпроводная линия. На рис. 19-1 в символической форме показано соединение процессора с трансивером CAN (например TJA1041, TJA1050, PCA82C250, MCP2551 и т. п., см. также [4]). Выход и вход процессора Blackfin CANTX и CANRX подключается соответственно к выводам TX и RX трансивера CAN. Выводы CANTX и CANRX работают с уровнями TTL, и подходят для работы с трансиверами шины CAN по стандарту ISO/DIS 11898 или модифицированному интерфейсу RS-485 (см. таблицу 19-1).

Рис. 19-1. Соединение с формирователем физических уровней шины CAN (трансивером).

Таблица 19-1. Рецессивные и доминантные уровни сигналов передачи и приема.

Модуль CAN процессора Blackfin может подключаться к CAN-трансиверам, работающим с логическими уровнями 3V или 5V. Вывод CANRX допускает подачу TTL-уровней с напряжением 5V (5V tolerant), несмотря на то, что подсистема периферийных устройств Blackfin питается от напряжения 3.3V (шина питания VDDEXT).

Состояние по умолчанию для выхода CANTX рецессивное (лог. 1). Обратите внимание, что CANTX мультиплексируется с выводом сигнала передачи SPORT. Выходное состояние может быть лог. 0, если вместо CAN выбрано использование SPORT, что происходит для состояния по умолчанию после сброса. Входное значение вывода CANRX игнорируется.

Архитектура модуля CAN организована вокруг аппаратного mailbox RAM на 32 ячейки. К mailbox осуществляется аппаратный доступ через последовательный интерфейс CAN, или через программный доступ со стороны ядра CPU. Каждый mailbox состоит из восьми 16-битных регистров (см. далее раздел "Хранилище данных"). Данные в этих регистрах поделены на поля, которые включают идентификатор сообщения, метку времени (time stamp), счетчик байт, до 8 байт данных, а также несколько бит управления. Каждый узел на шине CAN мониторит сообщения, передаваемые по сети CAN. Если идентификатор в передаваемом сообщении совпал с идентификатором в одном из mailbox, то модуль знает, что сообщение предназначено для него, и записывает принятые данные в соответствующий mailbox, сигнализируя хосту прерыванием о событии поступления сообщения.

Сеть CAN использует одну дифференциальную пару проводов. Все узлы подключены к этой паре параллельно, и одновременно прослушивают на ней сигнал. Асинхронный интерфейс CAN не требует отдельного сигнала тактов, однако необходимо, чтобы настройка интервалов фреймов CAN (скорости) всех узлов сети была идентичной. Сообщения передаются в одном из 4 стандартных типов сообщений, или фреймов. Синхронизация достигается по тщательно продуманной схеме, выполненной в каждом приемнике CAN. Арбитраж на шине реализуется по каждому биту фрейма. Для всей сети установлена доминантная полярность уровня сигналов в сети. Всем узлам разрешается передавать в начале одного и того же фрейма, начиная с импульса синхронизации фрейма (frame sync pulse).

Когда каждый узел передает бит, он при этом одновременно проверяет, находится ли уровень бита на шине в соответствии с передаваемым им уровнем бита. Если это так, то передача продолжается. Если же нет, то это означает, что другой узел передал доминантный бит, так что первый узел по этому факту знает, что он проиграл арбитраж, и останавливает передачу, освобождая шину для другого узла. Процесс арбитража продолжается, пока не останется передающим только один узел на шине (этот узел считается выигравшим арбитраж шины CAN).

Электрические характеристики каждой конкретной сети могут значительно отличаться, поэтому аппаратура интерфейса CAN обычно всегда делится на 2 части: контроллер CAN и трансивер CAN (см. рис. 19-1). Это позволяет одному контроллеру поддерживать разные типы драйверов и сетей CAN. CAN-модуль процессора Blackfin представляет только часть контроллера. Сам протокол CAN, его стандарты и рекомендации в этой документации не приводятся и не рассматриваются. Описываются только те части протокола, которые непосредственно требуются для понимания и реализации в программном обеспечении, которое работает с модулем CAN.

[Функции пониженного энергопотребления]

Процессор Blackfin предоставляет состояние hibernate с низким потреблением энергии [3], и модуль CAN реализует встроенный режим сна. Поведение модуля CAN в этих двух режимах описывается в последующих секциях.

Пробуждение CAN из состояния Hibernate. В состоянии hibernate процессора Blackfin, когда внутренний регулятор напряжения VDDINT выключает питание ядра процессора, отключаются такты ядра и системной шины. В этом режиме кристалл процессора потребляет очень малый ток (около 50 мкА). Этот ток используется для поддержки схемы регулятора в ожидании поступления сигналов события пробуждения (hibernate wake-up event). Одно из таких событий - пробуждение из-за активности на шине CAN. После выхода из состояния hibernate модуль CAN должен быть инициализирован повторно.

Для устройств с низким энергопотреблением внешний трансивер шины CAN обычно переводится в состояние приостановки (standby mode) с помощью одного из внешних выводов портов GPIO процессора Blackfin. В режиме standby трансивер CAN постоянно выдает рецессивный уровень лог. 1 на вывод CANRX модуля CAN процессора. Если трансивер почувствовал активность шины CAN, то он переводит вывод CANRX в доминантный уровень лог. 0. Это сигнализирует процессору Blackfin, что была определена активность на шине CAN. Если внутренний регулятор напряжения был запрограммирован на определение активности на шине CAN как события выхода из состояния hibernate, то он реагирует соответственно (включается). Иначе активность на выводе CANRX никак не повлияет на состояние процессора.

Чтобы это все работало, регистр управления регулятора напряжения (VR_CTL) должен быть запрограммирован с установленным битом разрешения пробуждения от интерфейса CAN (CAN wake-up enable bit). Вот типовая последовательность событий для использования функции CAN wake-up:

1. Используйте вывод GPIO процессора, чтобы перевести внешний трансивер в режим standby.
2. Запрограммируйте регистр VR_CTL значением, где установлен бит разрешения пробуждения от CAN (CANWE), и поле FREQ установлено в 00.

CAN Sleep Mode. У модуля CAN есть встроенный режим сна. В этот режим модуль вводят установкой бита SMR в регистре CAN_CONTROL. Как только произошел вход в режим сна, многие из внутренних тактов модуля CAN выключаются, что снижает общее энергопотребление. Когда модуль CAN находится в sleep mode, все попытки чтения регистров CAN возвратят содержимое CAN_INTR вместо обычного содержания. Все записи в регистры, кроме регистра CAN_INTR, в sleep mode игнорируются.

В режиме сна малая часть модуля CAN продолжает получать такты, чтобы позволить выход из sleep mode. Запись в регистр CAN_INTR завершает sleep mode. Если бит WBA в регистре CAN_CONTROL был установлен перед входом в sleep mode, то доминантный уровень на CANRX завершает sleep mode модуля CAN.

На рис. 19-2 показаны глобальные биты команд, реализованные в главном регистре управления (CAN_CONTROL). После включения питания, сброса процессора или программного сброса CAN устанавливается бит CCR, и все его другие биты очищаются. Во время доступа на запись все зарезервированные биты должны быть в лог. 0.

Рис. 19-2. Master Control Register.

Примечание: установка бита CCR всего лишь обозначает попытку (запрос) входа в режим конфигурации, однако реально контроллер CAN будет находиться в режиме конфигурации только тогда, когда будет установлен бит CCA (подтверждение режима конфигурации) в регистре CAN_STATUS. Иногда, по некоторым не выясненным для меня причинам (например, когда контроллер CAN находится в состоянии ошибки, если на шине CAN присутствуют сигналы, не соответствующие текущей настройке тайминга контроллера CAN), программный сброс интерфейса CAN приводит только к установке бита CCR, но бит CCA не устанавливается. Выйти из этой ситуации получается только путем физического отключения от шины CAN.

Ниже приведено описание бит регистра CAN_CONTROL.

CCR - CAN Configuration Mode Request.

Если поле TSEG1 регистра CAN_TIMING запрограммировано в 0, то модуль не покидает режим конфигурации.

Если счетчик ошибок CAN-модуля становится больше или равен 256, то модуль входит в состояние "bus-off" (отключается от шины). Для дополнительной информации см. описание регистра CAN Error Counter (CAN_CEC). В этом состоянии модулю не дозволяется никак влиять на состояние шины, т. е. выходные драйверы выключены.

Во время последовательности восстановления из bus-off бит запроса конфигурационного режима устанавливается внутренней логикой (CCR = 1), таким образом модуль ядра CAN не подключится к шине автоматически. Бит CCR не может сброситься, пока не завершится последовательность восстановления из bus-off.

Бит CCR работает во взаимодействии с битом подтверждения режима конфигурации (бит CCA в регистре CAN_STATUS). Бит CCR не может быть очищен, если он установлен и очищен бит CCA, и бит CCR не может быть установлен, если он очищен и установлен бит CCA.

1: запрошен режим конфигурации. После включения питания этот режим активен (CCR=1 и CCA=1). Параметры тайминга бита должны быть определены перед выходом из этого режима. Доступ на запись в регистр параметра тайминга блокируется, когда модуль CAN находится в нормальном рабочем режиме (CCA == 0). Если ядро модуля CAN в настоящий момент обрабатывает сообщение на шине CAN, то эта операция завершается перед тем, как будет подтвержден режим конфигурации (CCA в активной 1). Таким образом, пользователь должен ждать установки CCA перед тем, как осуществлять доступ к параметрам тайминга бит (регистры CAN_CLOCK и CAN_TIMING). Во время режима конфигурации модуль не проявляет активности на шине CAN. Выход CANTX остается рецессивным, и модуль не принимает и не передает сообщения или фреймы ошибки. После выхода из режима конфигурации все внутренние регистры ядра CAN и счетчики ошибок CAN устанавливаются в свои начальные значения.

0: отменен запрос на режим конфигурации.

CSR - CAN Suspend Mode Request.

Бит CSR работает во взаимодействии с битом подтверждения режима приостановки (suspend mode acknowledge, CSA в регистре CAN_STATUS). Бит CSR не может быть очищен, если он установлен и бит CSA очищен, и бит CSR не может быть установлен, если он очищен и установлен бит CSA.

1: запрошен suspend mode (режим приостановки). Если модуль CAN в настоящий момент обрабатывает сообщение на шине CAN, то эта операция завершится перед тем, как будет подтвержден suspend mode (CSA в активной 1). Таким образом, пользователь должен ждать установки бита CSA. Во время suspend mode модуль не проявляет активности на шине CAN. Выход CANTX остается рецессивным, и модуль не принимает и не передает сообщения или фреймы ошибки. Содержимое счетчиков ошибок CAN остается неизменным.

0: запрос suspend mode отменен.

SMR - Sleep Mode Request.

В режиме сна (sleep mode) отключается тактирование на большинстве регистров CAN, что снижает потребление тока. Модуль может проснуться от активности на шине CAN или от записи в регистр CAN_INTR. Бит SMACK в регистре CAN_INTR показывает, что активен sleep mode.

Чтобы достичь самого лучшей экономии энергии, используйте состояние hibernate, и установите регулятор напряжения на пробуждение от активности на шине CAN. Для дополнительной информации см. выше "Пробуждение CAN из состояния Hibernate".

1: модуль входит в sleep mode после того, как завершилась операция на шине CAN.
0: не было запроса на вход в sleep mode.

WBA - Wake-Up on CAN Bus Activity.

1: произойдет автоматический выход из sleep mode, если была определена любая активность на шине CAN.
0: модуль остается в sleep mode, независимо от состояния шины CAN, пока сброшен SMR.

ABO - Auto Bus On.

1: после завершения процедуры восстановления из состояния bus-off произойдет автоматический вход в состояние bus active.
0: после завершения процедуры восстановления из состояния bus-off произойдет вход в режим конфигурации.

DNM - DeviceNet Mode.

Если разрешено, то запускается фильтрация приема (acceptance filtering) после получения первого бита CRC, или после первого принятого бита DLC.

1: разрешен DeviceNet mode (фильтрация по байтам данных). Биты FDF и FMD в регистре CAN_AMxxH определяют функционал режима DeviceNet. См. далее описание регистров CAN Acceptance Mask (CAN_AMxx).
0: стандартная фильтрация сообщений (acceptance filtering), осуществляемая только по идентификатору.

SRS - Software Reset.

Этот бит регистра всегда читается как 0.

1: инициирует программный сброс. Все соответствующие биты регистра установятся в свои начальные значения, если не указано что-то другое в описании соответствующего регистра.
0: не оказывает никакого эффекта.

Регистр глобального статуса (CAN_STATUS), показанный на рис. 19-3, представляет сигналы внутреннего состояния. Этот регистр предназначен только для чтения (RO). Запись в регистр CAN_STATUS не дает никакого эффекта.

Рис. 19-3. Global Status Register (RO, только чтение).

Ниже приведено описание бит регистра CAN_STATUS.

REC - Receive Mode.

1: ядро протокола CAN находится в режиме приема.
0: ядро протокола CAN не находится в режиме приема.

RTM - Transmit Mode.

1: ядро протокола CAN находится в режиме передачи.
0: ядро протокола CAN не находится в режиме передачи.

MBPTR - Mail Box Pointer.

Представляет номер mailbox текущего передаваемого сообщения. После успешной передачи эти биты остаются не измененными.

11111: сейчас обрабатывается сообщение в mailbox 31.
...
...
00000: сейчас обрабатывается сообщение в mailbox 0.

CCA - CAN Configuration Mode Acknowledge.

1: ядро протокола CAN находится в режиме конфигурации.
0: ядро протокола CAN не находится в режиме конфигурации.

CSA - CAN Suspend Mode Acknowledge.

1: ядро протокола CAN находится в режиме suspend mode.
0: ядро протокола CAN не находится в режиме suspend mode.

SMA - Sleep Mode Acknowledge.

Бит SMA всегда читается как 0. Если модуль CAN находится в sleep mode, чтение регистра CAN_STATUS возвратит содержимое регистра CAN_INTR.

1: модуль находится в sleep mode. Все такты выключены.
0: модуль не находится в sleep mode.

EBO - CAN Error Bus-Off Mode.

1: счетчик ошибок передачи TXECNT достиг предела отключения от шины 256 (bus-off limit).
0: значение счетчика ошибок передачи TXECNT меньше 256.

EP - CAN Error Passive Mode.

1: как минимум один из счетчиков ошибок (RXECNT и TXECNT) достиг пассивного уровня ошибок 128.
0: значение обоих счетчиков ошибок (RXECNT и TXECNT) ниже 128.

WR - CAN Receive Warning Flag.

1: значение счетчика ошибок приема (RXECNT) достиг предела предупреждения (warning limit).
0: значение счетчика ошибок приема (RXECNT) ниже предела предупреждения (warning limit).

WT - CAN Transmit Warning Flag.

1: значение счетчика ошибок передачи (TXECNT) достиг предела предупреждения (warning limit).
0: значение счетчика ошибок передачи (TXECNT) ниже предела предупреждения (warning limit).

Регистр CAN_CLOCK (рис. 19-4) не генерирует сам по себе интервалы бит CAN. Он задает квант времени бита (time quantum, TQ), формируемый из частоты системной шины (SCLK). Из нескольких квантов времени формируется бит CAN, что управляется регистром CAN_TIMING.

Рис. 19-4. CAN Clock Register.

Квант времени вычисляется по формуле:

TQ = (BRP + 1)/SCLK

BRP. Хотя поле BRP можно установить в любое значение, однако рекомендуется, чтобы оно было больше или равно 4. Когда BRP < 4, на конфигурацию тайминга бита накладываются ограничения.

Все узлы шины CAN должны использовать одинаковую скорость бит (bit rate, битрейт).

Не модифицируйте регистр CAN_CLOCK во время нормальной работы интерфейса CAN (CCA == 0). Для этой цели всегда входите в режим конфигурации (CCR == 1, CCA == 1). Записи в этот регистр не оказывают никакого эффекта, когда модуль CAN не находится в режиме конфигурации.

Программный сброс не влияет на этот регистр (после него все значения остаются неизменными).

На основе кванта времени (time quantum, TQ) генерируемого прескалером BRP в регистре CAN_CLOCK, регистр CAN_TIMING (рис. 19-5) управляет номинальным временем бита и точкой выборки отдельных бит в протоколе CAN.

Рис. 19-5. CAN Timing Register (RO, только чтение).

Рис. 19-6 показывает 3 фазы бита CAN: сегмент синхронизации, сегмент перед точкой выборки уровня (sample point) и сегмент после точки выборки уровня.

Рис. 19-6. Три фазы бита CAN.

Сегмент синхронизации зафиксирован на длительности одного кванта TQ. Он требуется для синхронизации узлов на шине. Все перепады уровня сигнала ожидаются в пределах этого сегмента.

TSEG1, TSEG2. Поля TSEG1 и TSEG2 задают из скольких TQ состоит бит CAN, что влияет на скорость CAN (bit rate). Номинальное время бита определяется по формуле:

t_BIT = TQ x (1 + (1 + TSEG1) + (1 + TSEG2))

Для безопасного функционирования приема в физических сетях точка выборки данных программируется полем TSEG1. Поле TSEG2 хранит количество квантов TQ, необходимых до завершения времени бита. Часто самая лучшая надежность достигается с точками выборки, находящимися в верхнем 80% диапазоне времени бита. Не используйте точки выборки ниже 50%. Таким образом, TSEG1 всегда должно быть больше или равно TSEG2.

Модуль CAN процессора Blackfin не делает различий между сегментом распространения (propagation segment) и сегментом фазы 1 (phase segment 1), как это определено стандартом. Значение TSEG1 предназначено покрывать оба этих интервала времени. Значение TSEG2 представляет сегмент фазы 2 (phase segment 2).

SJW. Если модуль CAN определяет перепад recessive -> dominant вне сегмента синхронизации, то он может автоматически переместить точку выборки так, чтобы бит CAN все еще обрабатывался правильно. Поле скачка синхронизации (synchronization jump width, SJW) задает максимальное количество квантов TQ, допустимое для такой попытки повторной синхронизации. Значение SJW не должно превышать TSEG2 или TSEG1:

SJW ≤ TSEG2 ≤ TSEG1

В дополнение к этому фундаментальному правилу, поле TSEG2 также должно быть больше или равно времени обработки информации (information processing time, IPT). Это время, требуемое для логики, чтобы сделать выборку CANRX. На модуле CAN процессора Blackfin это время составляет 3 такта SCLK. По этой причине TSEG2 не должно быть равно 0. Если прескалер тактов установлен в 0, то TSEG2 должно быть больше или равно 3. Если прескалер установлен в 1, минимальное значение TSEG2 будет 2.

SAM. С очищенным битом SAM уровень CANRX выбирается после истечения TSEG1. Если установлен бит SAM, то делается тройная выборка входного сигнала с частотой SCLK. Результирующее значение бита генерируется по мажоритарному принципу от значений этих трех выборок. Всегда оставляйте бит SAM очищенным, если значение BRP меньше 4.

Не модифицируйте этот регистр во время нормальной работы модуля CAN. Для этой цели всегда входите в режим конфигурации. Запись в этот регистр не дает эффекта, если модуль CAN не находится в режиме конфигурации.

Программный сброс не оказывает влияния на этот регистр (после программного сброса все значения в нем остаются неизменными).

В модуле CAN есть тестовый режим, предназначенный для отладки ПО и системы CAN. Ниже в листинге 19-1 приведен пример разрешения функции отладки CAN.

При использовании этой функции модуль CAN может быть не совместим со спецификацией CAN. Все тестовые режимы должны быть разрешены или запрещены только когда модуль находится в режиме конфигурации (CCA=1 в регистре CAN_STATUS) или в режиме приостановки (suspend mode, CSA = 1 в регистре CAN_STATUS).

CDE. Бит CDE используется для получения доступа ко всем функциям отладки. Этот бит должен быть установлен для разрешения тестового режима, и должен быть записан перед последующими записями в регистр CAN_DEBUG. Когда бит CDE очищен, все функции отладки запрещены.

Листинг 19-1. Разрешение функций отладки (CAN Debug) на языке C:

#include < cdefBF538.h>

/* Разрешение debug mode, CDE должен быть установлен перед тем,

   как могут быть модифицированы другие флаги в регистре: */

*pCAN_DEBUG |= CDE;

/* Установка флагов отладки: */

*pCAN_DEBUG &= ~DTO;

*pCAN_DEBUG |= MRB | MAA | DIL;

/* Запуск кода в тестовом режиме: */
...

/* Запрет debug mode: */

*pCAN_DEBUG &= ~CDE;

Когда бит CDE установлен, то разрешены записи в другие биты регистра CAN_DEBUG. Это также разрешает функции, не совместимые со стандартом CAN:

• Регистры тайминга бит можно поменять в любой момент, не только в режиме конфигурации. Это включает регистры CAN_CLOCK и CAN_TIMING.
• Допускается запись в предназначенный только для чтения регистр ошибок передачи/приема CAN_CEC.

MRB. Бит обратного чтения режима (mode read back, MRB) используется для разрешения read back mode. В этом режиме сообщение, переданное по шине CAN (или через внутреннюю петлю зацикливания выхода на вход, режим internal loop back) принимается обратно напрямую во внутренний буфер приема. После корректной передачи внутренняя логика обрабатывает его как нормально принятое сообщение. Эта функция дает возможность протестировать функции CAN без внешних устройств (без внешнего трансивера и без внешнего подключения к физической сети CAN).

MAA. Бит режима автоматического подтверждения (mode auto acknowledge, MAA) позволяет модулю CAN генерировать собственное подтверждение во время слота ACK фрейма CAN. Не требуется подключения внешних устройств или внешних соединений, чтобы прочитать обратно переданное сообщение. В этом режиме сообщение, которое отправляется, автоматически сохраняется во внутренний буфер приема. В режиме auto acknowledge модуль посылает подтверждение сам себе. Это подтверждение может быть запрограммировано появляться на выводе CANTX, если DIL=1 и DTO=0. Если подтверждение предназначено использовать только внутренне, то эти биты тестового режима должны быть установлены в значения DIL=0 и DTO=1.

DIL. Бит запрета внутренней обратной петли (disable internal loop, DIL) используется для того, чтобы разрешить соединить внутри модуля выход передатчика со входом приемника.

DTO. Бит запрета выхода передачи (disable transmit output, DTO) используется, чтобы запретить выход CANTX. Когда этот бит установлен, на вывод CANTX постоянно выводятся рецессивные биты.

DRI. Бит запрета входа приема (disable receive input, DRI) используется, чтобы запретить вход CANRX. Когда этот бит установлен, внутренняя логика принимает рецессивные биты, или принимает сгенерированное внутри значение передачи в случае, когда разрешено внутреннее зацикливание с выхода на вход (DIL=0). В любом случае сигналы на входе CANRX игнорируются.

DEC. Бит запрета счетчиков ошибок (disable error counters, DEC) используется для запрета счетчиков ошибок передачи и приема в регистре CAN_CEC. Когда этот бит установлен, CAN_CEC хранит свои текущие значения, и не разрешается инкремент или декремент счетчиков ошибок. Этот режим не удовлетворяет спецификации CAN.

Записи в счетчики ошибок должны осуществляться только в debug mode. Доступ на запись во время приема могут привести к непредсказуемым значениям. Максимальное значение, которое можно записать в счетчики ошибок, равно 255. Таким образом, значение счетчика ошибок 256, которое принудительно переведет модуль CAN в состояние bus-off, нельзя записать в счетчики ошибок.

Таблица 19-2 показывает общие комбинации бит тестового режима.

Таблица 19-2. Тестовые режимы модуля CAN.

Рис. 19-8. Mailbox Identifier Word 7 (адреса MMR-регистров см. в таблице 19-3).

Таблица 19-3. Адреса регистров Mailbox Identifier Word 7.

Дополнительные биты регистров CAN_MBxxID1:

AME - Acceptance Mask Enable.

1: разрешает маску фильтрации по идентификатору для приходящих сообщений (возможен прием по группе адресов).
0: разрешает фильтрацию по идентификатору (полное совпадение идентификатора).

RTR - Remote Transmission Request.

1: разрешает сообщение в виде фрейма remote.
0: разрешает сообщение в виде фрейма данных.

IDE - Identifier Extension.

1: разрешает 29-битный идентификатор.
0: разрешает 11-битный идентификатор.

Рис. 19-9. Mailbox Identifier Word 6 (адреса MMR-регистров см. в таблице 19-4).

EXTID -  это дополнительные биты расширенного 29-битного идентификатора сообщения.

Таблица 19-4. Адреса регистров Mailbox Identifier Word 6.

Рис. 19-10. Mailbox Identifier Word 5 (адреса MMR-регистров см. в таблице 19-5).

TSV - метка времени сообщения.

Таблица 19-5. Адреса регистров Mailbox Identifier Word 5.

Любое значение DLC, большее 8, обрабатывается так же, как значение 8.

Рис. 19-11. Mailbox Identifier Word 4 (адреса MMR-регистров см. в таблице 19-6).

DLC - длина сообщения в байтах.

Таблица 19-6. Адреса регистров Mailbox Identifier Word 4.

Периферийное устройство CAN обменивается данными так, что самый "значащий" байт (который хранится по самому старшему адресу) передается первым. По этой причине регистры CAN_MBxx_DATAx используются таким образом, как если бы старший байт был первым. Например, если передан или принят только 1 байт (DLC = 1), то он сохраняется в самый значащий байт регистра CAN_MBxx_DATA3. Если переданы или приняты два байта, то они сохраняются в старшую и младшую половины CAN_MBxx_DATA3. См. рисунки 19-12, 19-13, 19-14 и 19-15. Поначалу это вностит известную путаницу, будьте внимательны!

Ниже показан код, который обеспечивает прогнозируемый порядок следования байт и в памяти, и при передаче - первый байт в памяти (по самому младшему адресу) передается первым:

// Объединение для перестановки байт:

typedef union
{
   u16 d16;
   u8  d8[2];
}TCanDataSwap;

////////////////////////////////////////////////////////////////////

// Функция использует на передачу восемь ящиков 24..31. Вернет true,

// если передача завершилась успешно и false, если передать

// не удалось, потому что все эти восемь ящиков заняты передачей.

// Байты передаются в том же порядке, как они находятся в памяти

// по адресу data.

bool canTX (u8* data)
{
   // Указатель на регистр DATA0 найденного свободного
   // передающего ящика CAN_MBxx:
   volatile u16 *pCAN_Ptr;
   
   // Поиск свободного ящика для передачи:
   s16 boxnum;
   u16 boxmask = 0x0100;   // маска бита ящика 24 в регистре CAN_TRS2
   u16 boxmaskfinded = 0;
   for (boxnum=24; boxnum<32; boxnum++)
   {
      if (0==(*pCAN_TRS2 & boxmask))
      {
         boxmaskfinded = boxmask;
         break;
      }
      boxmask <= 1;
   }
   if (boxmaskfinded)
   {
      pCAN_Ptr = (u16*)CAN_MB00_DATA0 + (0x10 * boxnum);
      TCanDataSwap tmp;
      // Заполнение данных в найденном ящике:
      tmp.d8[1] = *data++;
      tmp.d8[0] = *data++;
      *(pCAN_Ptr + 6) = tmp.d16;
      tmp.d8[1] = *data++;
      tmp.d8[0] = *data++;
      *(pCAN_Ptr + 4) = tmp.d16;
      tmp.d8[1] = *data++;
      tmp.d8[0] = *data++;
      *(pCAN_Ptr + 2) = tmp.d16;
      tmp.d8[1] = *data++;
      tmp.d8[0] = *data++;
      *(pCAN_Ptr + 0) = tmp.d16;
      // Запуск передачи:
      *pCAN_TRS2 = boxmaskfinded;
   }
   return (0!=boxmaskfinded);
}

Имейте в виду, что эта функция не обеспечивает гарантированный порядок следования друг за другом 8-байтных пакетов в том случае, если при входе в функцию некоторые ящики были заняты. Для обеспечения определенного порядка следования пакетов друг за другом используйте на передачу только один передающий ящик.

[CAN_MBxx_DATA3, первый и второй передаваемые байты]

Рис. 19-12. Mailbox Identifier Word 3 (адреса MMR-регистров см. в таблице 19-7).

Таблица 19-7. Адреса регистров Mailbox Identifier Word 3.

[CAN_MBxx_DATA2, третий и четвертый передаваемые байты]

Рис. 19-13. Mailbox Identifier Word 2 (адреса MMR-регистров см. в таблице 19-8).

Таблица 19-8. Адреса регистров Mailbox Identifier Word 2.

[CAN_MBxx_DATA1, пятый и шестой передаваемые байты]

Рис. 19-14. Mailbox Identifier Word 1 (адреса MMR-регистров см. в таблице 19-9).

Таблица 19-9. Адреса регистров Mailbox Identifier Word 1.

[CAN_MBxx_DATA0, седьмой и восьмой передаваемые байты]

Рис. 19-15. Mailbox Identifier Word 0 (адреса MMR-регистров см. в таблице 19-10).

Таблица 19-10. Адреса регистров Mailbox Identifier Word 0.

Приемные mailbox используют временный буфер приема, которые перезаписываются только на основе кода DLC сообщения. Для кодов DLC меньше 8 самые младшие байты не перезаписываются, и сохраняются в принимающем mailbox. Будут допустимы только данные, количество которых определено полем DLC.

Программа должна проверять код DLC принятого сообщения, чтобы определить, какие читать байты в регистрах CAN_MBxx_DATAx.

Регистры конфигурации mailbox (CAN_MCx) используются для разрешения или запрета каждого mailbox. Регистры направления mailbox (CAN_MDx) определяют, какие mailbox используются для передачи, а какие для приема. Если бит MCn в регистре CAN_MCx установлен в 0, то соответствующий mailbox с номером n будет запрещен. Mailbox должен быть запрещен перед записью его любого поля идентификатора. См. рисунки 19-16 и Figure 19-17.

Рис. 19-16. Mailbox Configuration Register 1 (для всех бит 0: mailbox запрещен, 1: разрешен).

Рис. 19-17. Mailbox Configuration Register 2 (для всех бит 0: mailbox запрещен, 1: разрешен).

Не записывайте идентификатор объекта сообщения, пока mailbox разрешен для модуля CAN (когда установлен соответствующий бит CAN_MCx). Mailbox-ы, которые запрещены, могут использоваться для CPU как дополнительная быстрая память.

Если mailbox используется для передачи, то соответствующий бит в регистре конфигурации (MCn) и регистре направления (MDn) должен быть установлен перед тем, как будет установлен бит запроса на передачу (TRSn).

Чтобы запретить передающий mailbox, соответствующий бит в регистре запроса сброса передачи (CAN_TRRx) и регистра установки запроса передачи (CAN_TRSx) должны быть сначала сброшены внутренней логикой. Установка бита TRRn регистра CAN_TRRx и бита

TRSn регистра CAN_TRSx а запрещенном mailbox может привести к неопределенному поведению модуля CAN.

Если mailbox используется для приема (MDn=1 в регистре CAN_MDx), и он запрещен, то принимаемое в настоящий момент сообщение для этого ящика теряется, даже если имеется другой mailbox, сконфигурированный на прием сообщения с таким же идентификатором. Это произойдет, если mailbox запрещается (MCn=0 в регистре CAN_MCx) после того, как внутренняя логика фильтрации (acceptance filtering) завершит обработку идентификатора и перед завершением приема этого сообщения.

Регистры CAN_MD1 и CAN_MD2 определяют направление работы каждого mailbox. По умолчанию mailbox-ы 7 .. 0 сконфигурированы на прием, и mailbox-ы 31 .. 8 сконфигурированы на передачу. Запись 1 в бит MDn для mailbox-ов 23 .. 8 конфигурирует соответствующий mailbox на прием. Mailbox-ы 31 .. 24 всегда работают на передачу. Не записывайте в MDn, если mailbox разрешен (когда установлен соответствующий бит в регистре конфигурации MCn). Таким образом, перед изменением MDn соответствующий mailbox n должен быть запрещен.

После программного сброса биты CAN_MD1 и CAN_MD2 очищаются, кроме бит 7–0 в регистре CAN_MD1.

Биты 7–0 в CAN_MD1 и биты 15–8 в CAN_MD2 предназначены только для чтения.

Рис. 19-18. Mailbox Direction Register 1 (для всех бит 0: mailbox сконфигурирован на передачу, 1: mailbox сконфигурирован на прием).

Рис. 19-19. Mailbox Direction Register 2 (для всех бит 0: mailbox сконфигурирован на передачу, 1: mailbox сконфигурирован на прием).

Регистры acceptance mask CAN_AMxxH и CAN_AMxxL используются для фильтрации сообщений по их идентификатору.

Рис. 19-20. Acceptance Mask Register (H). Адреса MMR-регистров см. в таблице 19-12.

Таблица 19-12. Адреса Mask Register (H).

Если разрешен режим DeviceNet (бит DNM=1 в регистре CAN_CONTROL), и mailbox настроен для фильтрации по полю данных, то фильтрация осуществляется по стандартному ID сообщения и по полю данных. Фильтрация по полю данных может быть запрограммирована либо только для первого байта, либо для первых двух байт, как показано в таблице 19-13.

Таблица 19-13. Фильтрация по полю данных.

Рис. 19-21. Acceptance Mask Register (L). Адреса MMR-регистров см. в таблице 19-14.

Таблица 19-14. Адреса Mask Register (L).

На рисунках 19-20 и 19-21 показана карта бит регистров acceptance mask (CAN_AMxxH и CAN_AMxxL).

Acceptance-фильтрация выполняется, чтобы позволить группировать сообщения, которые сохраняются в центр сообщений.

Пришедшее сообщение сохраняется в mailbox с самым старшим номером, у которого совпал идентификатор. Если этот mailbox уже содержит не обработанные данные (RMPn=1 в регистре CAN_RMPx), то дальнейшее поведение зависит от содержимого соответствующего бита защиты от перезаписи (overwrite protection, OPSSn). Пришедший идентификатор сравнивается с сохраненным в RAM, и биты, которые не должны сравниваться, маскируются. Лог. 1 в acceptance mask означает, что не имеет значение, совпал этот бит идентификатора, или нет, и лог. 0 в acceptance mask означает, что требуется точное совпадение этого бита идентификатора. Биты маски базового идентификатора сохраняются в битах 12 .. 2 регистров acceptance mask (CAN_AMxxH), и биты расширенного идентификатора в битах 1, 0 регистра CAN_AMxxH и 15 .. 0 регистра CAN_AMxxL. Бит 13 регистра CAN_AMxxH является битом маски для бита расширенного идентификатора (acceptance mask identifier extension, AMIDE).

После сброса при включении питания пользователь должен инициализировать все биты acceptance mask. Область acceptance mask реализована как отдельная маска фильтрации для каждого mailbox, так что значение после сброса как для программного сброса, таки для сброса при включении питания будет неопределенным (для сброса после включения питания), либо не изменившимся (если это был программный сброс). Если acceptance mask разрешена (AME=1 соответствующего mailbox), то она должна быть инициализирована.

Содержимое регистра acceptance mask может быть изменено только если соответствующий mailbox запрещен.

Биты в регистре принятых сообщений, ожидающих обработки (receive message pending, CAN_RMPx) может быть установлены только внутренней логикой модуля CAN. Бит RMPn показывает, что в mailbox n находится сообщение, ожидающее обработки. Очистка бит RMPn работает по принципу "записать единичку для сброса" (write-1-to-clear, W1C). Очистка бита RMPn также очистит соответствующий бит потерянного сообщения (receive message lost, RMLn) в регистре CAN_RMLx. Бит RMPn может установить бит прерывания mailbox (MBRIFn) в регистре флагов прерываний mailbox (CAN_MBRIFx), если установлен соответствующий бит маски прерываний MBIMn в регистре маски прерываний (CAN_MBIMx). Флаг MBRIFn инициирует прерывание mailbox.

Рис. 19-22. Receive Message Pending Register 1 (все биты типа W1C).

Рис. 19-23. Receive Message Pending Register 2 (все биты типа W1C).

RMPxx - этот бит показывает, в ящике xx находится сообщение, ожидающее обработки.

Биты в регистре потерянных сообщений (CAN_RMLx) могут быть только сброшены устройством и могут быть установлены внутренней логикой. Эти биты можно очистить записью 1 в бит RMPn регистра CAN_RMPx. Запись в регистр CAN_RMLx не оказывает никакого эффекта.

Если установлен один или большее количество бит в регистре CAN_RMLx, то также установится бит состояния потерянного сообщения в глобальном регистре состояния прерываний (CAN_GIS). Если соответствующий бит разрешения прерываний в регистре CAN_GIM установлен, то также установится флаг потери принятого сообщения (RMLIF) в глобальном регистре флагов прерываний (CAN_GIF).

Рис. 19-24. Receive Message Lost Register 1.

Рис. 19-25. Receive Message Lost Register 2.

RMLxx - пользователь не успел обработать предыдущее записанное в этот ящик сообщение, старое сообщение было потеряно и перезаписано новым.

OPSSxx. Если для mailbox принято сообщение, и в этом mailbox все еще содержатся принятые, но не прочитанные данные (RMPn=1), то пользователь должен решить, как поступать с таким старым сообщением - должно ли оно быть перезаписано новым сообщением, или нет. Если соответствующий бит защиты от перезаписи сброшен (OPSSn=0), то установится бит потери принятого сообщения (RMLn), и ранее сохраненное сообщение будет перезаписано.

Если было принято сообщение для mailbox, и этот mailbox все еще содержит не прочитанные данные (RMPn=1, OPSSn=1), то проверяются следующие mailbox-ы на другое совпадение с идентификатором сообщения.

Смысл бит в регистре защиты от перезаписи / однократной передачи (CAN_OPSSx) зависит от конфигурации соответствующего mailbox. Если mailbox сконфигурирован как приемный, то содержимое OPSSn интерпретируется как бит защиты от перезаписи (OPSSn). Если mailbox сконфигурирован как передающий, то OPSSn интерпретируется как бит режима однократной передачи (single shot transmission mode, OPSSn). Эти биты могут быть изменены только процессором. После сброса по питанию или программного сброса все биты очищаются.

Рис. 19-26. Overwrite Protection/Single Shot Transmission Register 1.

Рис. 19-27. Overwrite Protection/Single Shot Transmission Register 2.

Если изменена конфигурация mailbox (изменен прием на передачу, или наоборот), то использование содержимого регистра CAN_OPSSx должно быть соответствующим образом адаптировано пользователем.

Содержимое бит CAN_OPSSx не должно изменяться, если разрешен соответствующий mailbox.

Защита от перезаписи не может использоваться, если разрешена автоматическая обработка remote frame. В этом случае содержимое mailbox всегда перезапишется пришедшим сообщением.

Биты в регистре CAN_TRSx могут быть установлены CPU и сброшены / установлены внутренней логикой модуля CAN. Биты CAN_TRSx устанавливаются записью 1. Запись 0 не дает эффекта. Они устанавливаются модулем CAN в случае поступления запроса remote frame (или в режиме auto-transmit). Это возможно только для mailbox-ов приема/передачи, если разрешена функция автоматической обработки remote frame (RFHn=1). Если TRSn=1, то доступ на запись в соответствующий доступ отклоняется (но не блокируется), и сообщение n передается. Несколько бит CAN_TRSx могут быть установлены одновременно, и сброшены либо после успешной передачи, либо после оборванной.

После сброса при включении питания или программного сброса все биты CAN_TRSx очищаются. Биты CAN_TRSx реализованы только для передающих mailbox и стандартных mailbox. Значение TRSn для принимающих mailbox всегда читается как 0.

Доступ на запись в mailbox возможен, даже если установлен соответствующий бит TRSn. Однако изменение данных в таком mailbox может привести к неопределенным передаваемым данным.

Установка TRSn, когда соответствующий mailbox запрещен (MCn=0) может привести к ошибочному поведению.

Неожиданное поведение также может произойти, если mailbox запрещается перед тем, как соответствующий бит TRSn сбросится внутренней логикой.

Перед установкой TRSn соответствующий mailbox должен содержать достоверные передаваемые данные.

Рис. 19-28. Transmission Request Set Register 1.

Рис. 19-29. Transmission Request Set Register 2.

Биты в регистрах CAN_TRRx могут быть только установлены устройством, и сброшены внутренней логикой. Биты CAN_TRR устанавливаются записью 1. Запись 0 не дает эффекта. После сброса по включению питания или программного сброса все биты очищаются.

Если бит TRRn установлен, то доступ на запись в соответствующий mailbox отклоняется, но не блокируется. Если бит TRRn установлен, и в настоящий момент пока не обрабатывается передача, которая была инициирована битом TRSn, то соответствующий запрос на передачу немедленно отменяется. Если соответствующее сообщение в настоящий момент обрабатывается, биты CAN_TRSx и CAN_TRRx остаются установленными до тех пор, пока передача не оборвется или не будет успешно завершена. Бит подтверждения обрыва (abort acknowledge, AAn), или бит подтверждения передачи (transmit acknowledge, TAn) не будет установлен, пока не произойдет следующее:

• Успешная передача.
• Abort из-за потери арбитража.
• Обнаружение появления ошибки на шине CAN.

Если передача была успешная, то установится бит подтверждения передачи (TAn). Если передача была оборвана, то установится соответствующий бит подтверждения обрыва (AAn). В обоих случаях сбросятся TRSn и TRRn.

Состояние бит TRR может быть прочитано из бит CAN_TRSx. Если CAN_TRSx установлен, и осуществляется передача, то CAN_TRRx можно сбросить только действиями, описанными выше. Если бит CAN_TRSx сброшен, и бит CAN_TRRx установлен, то это не дает эффекта, поскольку бит CAN_TRRx немедленно сбросится внутренней логикой.

После сброса при включении питания или программного сброса все биты в CAN_TRRx очищаются. Биты CAN_TRRx реализованы только для передающих mailbox и стандартных mailbox. Значение TRRn для приемного mailbox всегда читается как 0.

Бит TRRn не должен устанавливаться, если запрещен соответствующий mailbox (MCn=0).

Бит TRRn не должен устанавливаться, если соответствующий бит TRSn не установлен.

Обрабатываемое в настоящий момент сообщение продолжит передаваться, если соответствующие биты TRSn и TRRn установлены, потому что abort запрошен пользователем. Текущая операция передачи завершается, если установится бит TAn регистра CAN_TAx, или установится бит AAn регистра CAN_AAx.

Передача сообщения немедленно обрывается, если соответствующий mailbox временно запрещен, и установлен бит TRRn для этого сообщения (TRSn и TRRn сбрасываются, AAn устанавливается).

Рис. 19-30. Transmission Request Reset Register 1.

Рис. 19-31. Transmission Request Reset Register 2.

Регистр подтверждения обрыва (abort acknowledge, CAN_AAx) показывает, что была ли оборвана передача. Если передача сообщения в mailbox n была оборвана, то установится бит AAn. Очистка бит AAn работает по принципу "записать 1, чтобы сбросить" (write-1-to-clear, W1C). Запись 0 не оказывает эффекта. Бит подтверждения обрыва сбрасывается AAn, если бит TRSn снова устанавливается. Если mailbox запрещен (сброшен MCn), соответствующий бит AAn в регистре CAN_AAx установлен, то этот бит остается установленным. Бит AAn можно очистить только записью в него 1.

Установка бита в CAN_AAx установит флаг (AAIS) в глобальном регистре состояния прерываний (CAN_GIS). Если бит маски прерываний AAIM установлен (AAIM=1 означает, что прерывание разрешено), то также установится соответствующий бит в глобальном регистре флагов прерываний (CAN_GIF), и будет выставлено глобальное прерывание.

После сброса при включении питания или программного сброса все биты CAN_AAx очищаются.

Рис. 19-32. Abort Acknowledge Register 1 (все биты типа W1C).

Рис. 19-33. Abort Acknowledge Register 2 (все биты типа W1C).

Бит AAn не сбрасывается, если соответствующий бит TRSn установлен внутренней логикой. Бит AAn сбрасывается только если установлен бит TRSn.

Регистр подтверждения передачи (transmission acknowledge, CAN_TAx) показывает, завершилась ли успешно передача. Если сообщение в mailbox n было успешно отправлено, то установится бит подтверждения передачи (TAn). Биты TAn очищаются по принципу "записать 1, чтобы сбросить" (write-1-to-clear, W1C). Запись 0 не дает эффекта. Бит TAn также сбрасывается, если TRSn снова установится. Если mailbox запрещен (MCn сброшен) и установлен соответствующий бит в регистре CAN_TAx, то этот бит остается установленным. Бит TAn можно очистить только записью в него 1.

Установка бита в CAN_TA установит флаг прерывания передачи mailbox (MBTIFn), если установлен соответствующий бит маски прерывания (MBIMn в регистре CAN_MBIMx). MBIMn=1 означает, что прерывание разрешено.

После сброса при включении питания или программного сброса все биты CAN_TAx очищаются.

Рис. 19-34. Transmission Acknowledge Register 1 (все биты типа W1C).

Рис. 19-35. Transmission Acknowledge Register 2 (все биты типа W1C).

Бит TAn не сбрасывается, если соответствующий бит TRSn установлен внутренней логикой. Бит TAn сбрасывается только если установлен бит TRSn, или записью 1 в соответствующую позицию бита.

Может использоваться функция временного запрета mailbox путем программирования регистра временного запрета mailbox (CAN_MBTD). Если mailbox разрешен, и сконфигурирован на передачу, то доступ на запись в его поля данных отклоняется. Если этот mailbox используется для автоматической обработки remote frame, то поле данных должно быть обновлено без потери входящего фрейма remote request и без отправки противоречивых данных.

Указатель на запрашиваемый mailbox должен быть записан в биты 4 .. 0 регистра CAN_MBTD, и должен быть установлен бит TDR этого mailbox. Соответствующий флаг TDA mailbox установится внутренней логикой.

Если mailbox сконфигурирован на передачу (MDn=0), и флаг TDA устанавливается машиной конечных состояний (FSM), то содержимое поле данных этого mailbox может быть обновлено. Если поступил входящий фрейм remote-запроса, когда этот mailbox временно запрещен, то соответствующий бит TRSn установится FSM и DLC входящего сообщения запишется в соответствующий mailbox. Однако сообщение не будет отправлено, пока запрос временно запрета не будет сброшен.

Если mailbox сконфигурирован на прием (MDn=1), то флаг TDA устанавливается FSM, и mailbox в настоящий момент не обрабатывается. Если есть входящее сообщение для запрошенного mailbox n (номер mailbox n идентичен номеру временно запрещенного mailbox), то внутренняя логика ждет завершения приема, или появления ошибки шины CAN, или пока установлен флаг TDA. Если флаг TDA установлен, то mailbox может быть полностью запрещен (MCn=0) без риска потери входящего фрейма. Запрос временного запрета (TDR) должен быть сброшен при первой возможности.

Если флаг TDA для mailbox установлен внутренней логикой, то можно обновлять только поля данных в этом mailbox (последние 8 байт mailbox). Доступ к управляющим битам и идентификатору отклоняется.

Временно запрещенный mailbox игнорируется для передачи, пока установлен соответствующий бит запроса.

Рис. 19-36. Temporary Mailbox Disable Register.

Зарезервированные биты в регистре CAN_MBTD всегда читаются как 0. Когда происходит запись в регистр CAN_MBTD, всегда записывайте эти биты как 0.

Автоматическая обработка фреймов remote может быть разрешена/запрещена установкой/сбросом соответствующего бита в регистрах обработки remote frame (CAN_RFHx).

Фреймы remote это фреймы данных без поля данных и с установленным битом RTR. Поле длины данных этого фрейма равно DLC соответствующего фрейма remote. DLC может быть запрограммировано значениями в диапазоне 0 .. 15. Значение DLC, большее 8, обрабатывается так же, как значение 8. Фрейм remote содержит:

• Биты идентификатора.
• Биты управления (т. е. код длины данных).
• Бит запроса remote-передачи (RTR).

Фреймы remote могут обрабатывать только те mailbox-ы, которые могут быть и передающими, и приемными (стандартные mailbox-ы с номерами 8 .. 23).

Все центры сообщения могут принимать и передавать запросы запросы фрейма remote. Они могут автоматически отправлять запрос фрейма remote другому узлу и отвечать на входящие запросы remote.

Обратите внимание, что mailbox разрешается только для передачи или приема, если установлен его бит MCn в регистре конфигурации mailbox. Запрещенный mailbox не передает и не принимает никаких сообщений.

Рис. 19-37. Remote Frame Handling Register 1.

Рис. 19-38. Remote Frame Handling Register 2.

Доступ на запись в бит RFHn отклоняется (но не блокируется), если разрешен соответствующий mailbox n. Устройство может только читать и записывать регистр CAN_RFHx. Если бит RFHn установлен, то функция автоматической обработки фрейма remote разрешена для соответствующего mailbox.

После сброса при включении питания или программного сброса все биты очищаются.

Может произойти ошибочное поведение, когда бит RFHn изменяется, и в настоящее время обрабатывается соответствующий mailbox.

Длина фрейма данных определяется полем DLC соответствующего фрейма remote. Если принят фрейм remote, то DLC соответствующего mailbox перезаписывается принятым значением.

Регистр прерываний CAN (CAN_INTR) хранит информацию о прерываниях CAN.

Бит состояния прерывания устанавливается, пока активна линия вывода прерывания. Все биты CAN_INTR предназначены только для чтения (read only, RO). Доступ на запись в этот регистр не дает эффекта (исключение: состояние пробуждения wake up, если был произведен вход в sleep mode). После сброса при включении питания или программного сброса все прерывания очищаются.

Зарезервированные биты регистра CAN_INTR всегда читаются как 0. Когда этот регистр записывается, всегда записывайте эти биты как 0.

С целью теста значения бит входа (CANRX) и выхода (CANTX) могут быть также прочитаны. Эти два бита показывают текущее состояние выводов CANRX и CANTX соответственно, в тот момент, когда этот регистр был прочитан.

Рис. 19-39. CAN Interrupt Register.

Биты регистра CAN_INTR:

• Serial Input From CAN Bus Line From Transceiver (CANRX).

Этот бит только для чтения.

1: текущее значение на шине CAN рецессивное.
0: текущее значение на шине CAN доминантное.

• Serial Output to CAN Bus Line to Transceiver (CANTX).

Этот бит только для чтения.

1: вывод на шину CAN рецессивный.
0: вывод на шину CAN доминантный.

• Global Interrupt Output (GIRQ).

1: установлен как минимум один флаг глобального прерывания в регистре CAN_GIF.
0: не установлен ни один из флагов регистра глобального прерывания.

• Sleep Mode Acknowledge (SMACK).

1: модуль CAN находится в состоянии пониженного потребления энергии (режим сна, sleep mode).
0: режим сна не активен.

• Mailbox Transmit Interrupt Output (MBTIRQ).

1: установлен как минимум один флаг прерывания передачи в регистре флагов прерывания передачи CAN_MBTIFx.
0: в регистре флагов прерывания передачи CAN_MBTIFx ни один флаг не установлен.

• Mailbox Receive Interrupt Output (MBRIRQ).

1: установлен как минимум один флаг прерывания приема в регистре флагов прерывания приема CAN_MBRIFx.
0: в регистре флагов прерывания приема CAN_MBRIFx ни один флаг не установлен.

Регистры маски прерываний mailbox (CAN_MBIMx) управляют тем, будет или нет установлен флаг прерывания mailbox. Для каждого mailbox имеется 1 флаг прерывания. Это может быть прерывание приема или передачи, в зависимости от настройки регистра конфигурации. Если бит MBIMn равен 1, то прерывание генерируется, если сообщение было успешно отправлено (для передающего mailbox) или сообщение было принято без ошибок (для приемного mailbox). После сброса при включении питания или после программного сброса все биты маски прерываний очищаются, и все прерывания оказываются запрещены.

Рис. 19-40. Mailbox Interrupt Mask Register 1.

Рис. 19-41. Mailbox Interrupt Mask Register 2.

Флаг прерываний передачи (MBTIFn) в регистре прерываний передачи mailbox (CAN_MBTIFx) установится, если сообщение было корректно отправлено из mailbox, установлен соответствующий бит MBIMn, и mailbox сконфигурирован как передающий. Если mailbox сконфигурирован как приемный (MDn=1), или если mailbox запрещен (MCn=0), то соответствующий бит в регистре флагов прерывания передачи (MBTIFn) останется установленным.

Бит MBTIFn можно сбросить записью 1 (операция W1C) в соответствующую позицию бита. Запись 0 не дает эффекта. Бит MBTIFn также сбрасывается, если сбрасывается бит конфигурации mailbox (MCn) в регистре CAN_MCx, или сбрасывается соответствующий бит в регистре маски прерываний mailbox (CAN_MBIMx).

Выход прерывания передачи mailbox (MBTIRQ) активен, пока установлен как минимум один бит в регистре CAN_MBTIFx.

Если бит направления mailbox (MDn) изменяется после того, как установился соответствующий бит MBTIFn, то значение бита MBTIFn сбрасывается, и установится соответствующий бит MBRIFn в регистре CAN_MBRIFx.

Рис. 19-42. Mailbox Transmit Interrupt Flag Register 1.

Рис. 19-43. Mailbox Transmit Interrupt Flag Register 2.

Бит флага прерывания приема (MBRIFn) в регистре флагов прерывания приема mailbox (CAN_MBRIFx) установится, если сообщение корректно принято и сохранено в mailbox n, установлен соответствующий бит MBIMn, и mailbox сконфигурирован как принимающий. Если mailbox сконфигурирован как передающий(MDn=0), или mailbox запрещен (MCn=0), то бит MBRIFn в регистре флагов прерывания приема mailbox остается установленным.

Флаг прерывания приема (MBRIFn) может быть сброшен записью 1 (операция W1C) в соответствующую позицию бита. Запись 0 не дает эффекта. Бит MBRIFn также сбрасывается, если сброшен бит MCn в регистре конфигурации mailbox (CAN_MCx), или если сброшен соответствующий бит MBIMn в регистре маски прерываний mailbox.

Выход прерывания приема mailbox (MBRIRQ) остается активным, пока установлен как минимум один бит в регистре CAN_MBRIFx.

Если направление mailbox (MDn) изменено после того, как установлен бит MBRIFn, значение MBRIFn сбрасывается и соответствующий бит MBTIFn устанавливается.

Рис. 19-44. Mailbox Receive Interrupt Flag Register 1.

Рис. 19-45. Mailbox Receive Interrupt Flag Register 2.

Каждый источник для глобального состояния прерываний (GIRQ) может быть индивидуально разрешен или запрещен с помощью регистра глобальной маски прерываний (CAN_GIM). Если бит в регистре CAN_GIM установлен, то соответствующий источник прерывания для GIRQ разрешен. Старшие биты (15 .. 11) не реализованы, и всегда читаются как 0. После сброса при включении питания или программного сброса все биты очищаются, поэтому все прерывания глобального состояния запрещены.

Рис. 19-46. Global Interrupt Mask Register.

Если произойдет событие глобального прерывания, то установится соответствующий бит в регистре состояния глобальных прерываний (CAN_GIS), независимо от содержимого регистра глобальной маски прерываний (CAN_GIM). Если бит в регистре CAN_GIS очищен, и соответствующее событие прерывания остается активным, то этот бит не установится снова. Если бит в CAN_GIS очищен, то соответствующий бит в CAN_GIF также очищается (если он был ранее установлен).

Бит в регистре CAN_GIS может быть очищен записью 1 (операция W1C) в соответствующую позицию бита. Запись 0 не дает эффекта. Старшие биты (15 .. 11) не реализованы, и всегда читаются как 0. После сброса при включении питания или программного сброса все биты очищаются.

Рис. 19-47. Global Interrupt Status Register (все биты типа W1C).

Если произойдет событие глобального прерывания, то соответствующий бит в регистре флагов глобальных прерываний (CAN_GIF) установится только в том случае, если также установлен соответствующий бит в регистре маски глобальных прерываний (CAN_GIM). Если бит в регистре CAN_GIF очищен, и соответствующее событие прерывания все еще активно, то этот бит не установится заново.

Если установлен как минимум один бит в регистре флагов глобальных прерываний, то прерывание остается активным. Прерывание остается активным до тех пор, пока не будут очищены все биты в CAN_GIF.

Биты флагов прерывания в CAN_GIF можно очистить по отдельности записью 1 (операция W1C) в соответствующую позицию бита в регистре состояния глобальных прерываний (CAN_GIS). Доступ на запись в CAN_GIF не дает никакого эффекта. Старшие биты (15 .. 11) не реализованы, и всегда читаются как 0. После сброса при включении питания или программного сброса все биты очищаются.

Если источник прерывания активен, и соответствующий бит в регистре CAN_GIF все еще установлен, то этот бит останется не измененным. Если бит в регистре CAN_GIF установлен, и затем установится другой бит в регистре CAN_GIF, то прерывание останется активным (установлен только новый бит в CAN_GIF). Если бит в регистре CAN_GIF сброшен, и затем другой бит в регистре CAN_GIF все еще остается установленным, то прерывание остается активным.

Если бит состояния прерываний в регистре CAN_GIF установлен, и соответствующий бит маски прерываний в регистре CAN_GIM установлен/сброшен после того, как установлен бит состояния прерывания, то бит флага прерывания в регистре CAN_GIF также установится/сбросится. Если больше не установится другой бит в регистре CAN_GIF, то выход активации прерывания (GIRQ) ведет себя в соответствии с запрограммированным состоянием регистра маски CAN_GIM.

Рис. 19-48. Global Interrupt Flag Register.

Рис. 19-49. Universal Counter Configuration Mode Register.

Биты CAN_UCCNF:

• Universal Counter Enable (UCE).

1: счетчик разрешен и инкрементируется/декрементируется с запрограммированной частотой (такты бит модуля CAN).
0: счетчик запрещен.

• Universal Counter CAN Trigger (UCCT).

1: в режиме watchdog счетчик перезагружается, если принято сообщение для mailbox 4. В режиме time stamp счетчик очищается, если принято сообщение для mailbox 4 (синхронизация всех меток времени в системе). Этот бит не оказывает никакого эффекта в любом другом режиме.
0: нет никакого эффекта при приеме сообщения CAN.

• Universal Counter Reload/Clear (UCRC).

1: в режиме watchdog запись 1 в этот бит перезагрузит счетчик значением регистра перезагрузки/захвата. В режиме time stamp запись 1 в этот бит сбрасывает счетчик в 0. Во всех других режимах запись 1 в этот бит сбрасывает счетчик. Обратите внимание, что этот бит регистра всегда читается как 0.
0: запись 0 не дает никакого эффекта.

• Universal Counter Mode (UCCNF).

0: зарезервировано.

1: режим метки времени (Time Stamp Mode). Содержимое регистра захвата записывается в текущий mailbox, если для этого mailbox произошел прием или из него была передача.

2: режим сторожевого таймера (Watchdog Mode). Универсальный счетчик перезагрузится значением регистра перезагрузки CAN_UCRC, если был допустимый прием сообщения для mailbox 4 (по умолчанию).

3: режим автоматической передачи (Auto Transmit Mode). Универсальный счетчик всегда перезагружается значением регистра перезагрузки CAN_UCRC, если счетчик (этот счетчик считает вниз) достиг значения 0x0000. При перезагрузке автоматически (внутренней логикой) установится бит запроса передачи TRS11 (по умолчанию), и отправится соответствующее сообщение из mailbox 11.

4: зарезервировано.

5: зарезервировано.

6: режим счетчика событий. Инкремент произойдет, если на шине CAN появился error frame.

7: режим счетчика событий. Инкремент произойдет, если на шине CAN появится overload frame.

8: режим счетчика событий. Инкремент произойдет, если при передаче на шине CAN потерян арбитраж.

9: режим счетчика событий. Инкремент произойдет, если передача оборвана (установлен бит AAn).

A: режим счетчика событий. Инкремент произойдет, если прошла успешная передача без обнаруженных ошибок (установлен бит TAn)

B: режим счетчика событий. Инкремент произойдет, если принятое сообщение отброшено (сообщение принято без обнаруженных ошибок, но не сохранено в mailbox, потому что не было совпадения идентификатора).

C: режим счетчика событий. Инкремент произойдет, если принятое сообщение потеряно - сообщение было принято без обнаруженных ошибок, однако оно не было сохранено в mailbox, потому что в этом mailbox содержались не прочитанные данные (установлен бит RMLn).

D: режим счетчика событий. Инкремент произойдет, если был успешный прием сообщения без обнаруженных ошибок, и сообщение было либо отброшено, либо сохранено в mailbox.

E: режим счетчика событий. Был успешный прием и совпадение идентификатора (было принято сообщение для одного из сконфигурированных mailbox). Счетчик инкрементируется, если сообщение было сохранено в соответствующий mailbox (установлен бит RMPn).

F: режим счетчика событий. Инкремент произойдет, если детектировано достоверное сообщение на шине CAN. Это может быть прием или передача.

Регистр универсального счетчика CAN (CAN_UCCNT), где хранится значение счетчика. В режиме метки времени этот счетчик очищается записью 1 в бит UCRC регистра CAN_UCCNF. В режиме сторожевого таймера счетчик очищается записью в этот регистр 0x0000.

Рис. 19-50. Universal Counter Register.

Регистр перезагрузки/захвата универсального счетчика CAN (CAN_UCRC) хранит значение счетчика, которое может использоваться для перезагрузки регистра CAN_UCCNT. В режиме метки времени чтение этого регистра дает значение CAN_UCCNT в момент успешного приема или передачи. В режиме сторожевого таймера чтение этого регистра дает значение перезагрузки.

Рис. 19-51. Universal Counter Reload/Capture Register.

Регистр счетчика ошибок CAN (CAN_CEC) хранит счетчики ошибок передачи и приема. Значения этих счетчиков не могут быть изменены в нормальном рабочем режиме. Значение CAN_CEC сохранено во время доступа на чтение. После сброса при включении питания все биты очищаются. Программный сброс (битом SRS в CAN_CONTROL) не влияет на этот регистр.

Рис. 19-52. CAN Error Counter Register.

Значение CAN_CEC не определено, если модуль CAN находится в режиме отключения от шины CAN (bus-off mode).

После выхода из режимов отключения от шины или конфигурирования счетчик ошибок CAN сбрасываются. Однако программный сброс установит бит запроса режима конфигурации CAN (CCR=1 в регистре CAN_CONTROL), и модуль поменяет состояние в запрошенный режим после завершения всех выполняемых текущих активностей (передача / прием сообщения CAN message).

Регистр состояния ошибки (CAN_ESR) используется для отображения ошибок, которые произошли во время работы. Сохраняется только первая ошибка, любые последующие ошибки не меняют состояние этого регистра. Биты этого регистра очищаются записью 1 (операция W1C), кроме бита SA0, который очищается любым рецессивным битом на шине.

Рис. 19-53. Error Status Register.

Биты регистра CAN_ESR:

• Form Error Flag (FER).

1: на шине обнаружена ошибка формы. Это означает, что одно или большее количество битовых полей фиксированной формы имеют на шине неправильный уровень.
0: модуль CAN мог корректно передавать и принимать.

• Bit Error Flag (BEF).

1: принятый бит не соответствует переданному биту вне поля арбитража, или во время передачи поля арбитража был отправлен доминантный бит, однако был принят рецессивный бит.
0: модуль CAN мог корректно передавать и принимать.

• Stuck at Dominant Error (SA0).

1: бит SA0 установится, если модуль CAN находится в режиме конфигурации, или модуль вошел в режим bus-off. Бит сбросится, если модуль получил рецессивный бит на входной линии CANRX.
0: модуль CAN определил рецессивный бит.

• CRC Error (CRCE).

1: модуль CAN принял неправильную контрольную сумму.
0: модуль CAN ни разу не принял неправильную контрольную сумму.

• Stuff Error (SER).

1: нарушено правило stuff-бита.
0: не было ошибок stuff-бита.

• Acknowledge Error (ACKE).

1: модуль CAN получил отсутствие подтверждения.
0: модуль CAN получил корректное подтверждение.

Биты прерывания предупреждения об ошибках EWRIS и EWTIS в регистре CAN_GIS установятся, если один из счетчиков ошибок CAN достигнет уровня предупреждения (по умолчанию 96 ошибок для обоих счетчиков ошибок). Регистр уровня предупреждения об ошибках (CAN_EWR) позволяет отдельно запрограммировать уровень предупреждения для событий EWTIS и EWRIS. После сброса при включении питания регистр установится в значение по умолчанию 96 для обоих счетчиков ошибок. После программного сброса содержимое этого регистра не изменится.

Рис. 19-54. CAN Error Counter Warning Level Register.

Поля регистра CAN_EWR:

• Error Warning Level for Receive Error Count (EWLREC).

Количество ошибок приема, которое должно произойти перед генерацией прерывания предупреждения об ошибках приема (EWRIS).

• Error Warning Level for Transmit Error Count (EWLTEC).

Количество ошибок передачи, которое должно произойти перед генерацией прерывания предупреждения об ошибках передачи (EWTIS).