Интерфейс памяти Flash обслуживает операции доступа CPU AHB I-Code и D-Code к памяти Flash. В этом интерфейсе реализованы операции стирания и программирования Flash, а также механизмы защиты от чтения и от записи.

Интерфейс памяти Flash ускоряет выполнение кода с помощью системы предварительной выборки инструкций (instruction prefetch) и строк кэша.

Основные функции интерфейса памяти Flash:

• Операции чтения Flash.
• Операции программирования/стирания Flash.
• Варианты защит от чтения и записи.
• Предварительная выборка I-Code.
• 64 строк кэша 128 бит на I-Code.
• 8 строк кэша 128 бит на D-Code.

Рис. 3 и 4 показывают соединения интерфейса памяти Flash внутри системной архитектуры MCU STM32F4.

Рис. 3. Соединения интерфейса памяти Flash в системной архитектуре STM32F405xx/07xx и STM32F415xx/17xx.

Рис. 4. Соединения интерфейса памяти Flash в системной архитектуре STM32F42xxx и STM32F43xxx.

[Flash STM32F405xx/07xx и STM32F415xx/17xx]

• Емкость памяти до 1 мегабайта.
• 128-разрядное чтение данных.
• Запись байта (8 бит), половины слова (16 бит), слова (32 бита) и двойного слова (64 бита).
• Стирание сектора и полное стирание (mass erase).
• Режимы пониженного энергопотребления, подробности см. в секции Power control (PWR) руководства.

Память Flash организована следующим образом:

– Основной блок памяти поделен на 4 сектора по 16 килобайт, 1 сектор на 64 килобайта и 7 секторов по 128 килобайт.
– Системная память, из которой MCU загружается в режиме загрузки System memory boot.
– 512 однократно программируемых байт OTP (one-time programmable) для пользовательских данных. Область OTP содержит 16 дополнительных байт, используемых для блокировки соответствующей области данных OTP.
– Байты опций для конфигурирования защит от чтения и от записи, уровень BOR, watchdog software/hardware и сброса, когда MCU находится в режиме Standby или Stop.

Таблица 5. Организация модуля Flash STM32F40x и STM32F41x.

[Flash STM32F42xxx и STM32F43xxx]

• Емкость до 2 мегабайт на 2 банках, с поддержкой функции чтение-при-записи (read-while-write, RWW).
• 128-разрядное чтение данных.
• Запись байта (8 бит), половины слова (16 бит), слова (32 бита) и двойного слова (64 бита).
• Операции стирания сектора, банка и полного стирания (обоих банков).

Два банка Flash организованы следующим образом:

– Для каждого банка основной блок памяти (1 мегабайт) поделен на 4 сектора по 16 килобайт, 1 сектор на 64 килобайта и 7 секторов по 128 килобайт.
– Системная память, откуда MCU загружается в режиме System memory boot.
– 512 байт OTP для пользовательских данных. Область OTP содержит 16 дополнительных байт, используемых для блокировки соответствующей области данных OTP.
– Байты опций для конфигурирования защит от чтения и от записи, уровня BOR, watchdog, режима dual bank boot, функции dual bank, software/hardware и сброса, когда MCU находится в режиме Standby или Stop.

Два банка Flash на MCU с 1 мегабайтом организованы следующим образом. Функция двух банков разрешается установкой бита опций DB1M. Для достижения структуры двух банков последние 512 килобайт одного банка (секторы [8:11]) реструктурирутся так же, как и первые 512 килобайт. Нумерация секторов с двумя банками отличается от нумерации с одним банком: при одном банке он содержит 12 секторов, в то время как с двумя банками имеется 16 секторов (см. таблицу 7).

Для операции стирания должна учитываться правильная нумерация секторов, в зависимости от бита DB1M:

– Когда DB1M = 0, операция стирания должна выполняться на номерах секторов по умолчанию.
– Когда DB1M = 1, для выполнения операции стирания банка 2 должен быть запрограммирован номер сектора (от 12 до 19). См. регистр FLASH_CR для конфигурации поля номера сектора SNB (Sector number).

Подробности по организации 1 мегабайт на одном банке и на двух банках см. в таблицах 8 и 9.

Таблица 6. Двухбанковая организация 2 мегабайт Flash STM32F42xxx и STM32F43xxx.

Таблица 7. 1 мегабайт Flash на одном и на двух банках STM32F42xxx и STM32F43xxx.

Таблица 8. 1 мегабайт Flash на одном банке STM32F42xxx и STM32F43xxx.

Таблица 9. 1 мегабайт Flash на двух банках (STM32F42xxx и STM32F43xxx).

[Интерфейс чтения]

Частота тактов CPU и время чтения Flash. Для корректного чтения данных из Flash должно быть запрограммировано соответствующее значение количества циклов ожидания wait states (LATENCY) в регистре управления доступом к Flash (FLASH_ACR). Это значение зависит от частоты тактов CPU (HCLK) и напряжения питания.

Буфер предварительной выборки (prefetch) должен быть запрещен, когда напряжение питания ниже 2.1V. Соответствие между количеством wait states и частотой CPU приведена в таблицах 10 и 11.

На STM32F405xx/07xx и STM32F415xx/17xx:

- Когда VOS = 0, максимальная частота f_HCLK = 144 МГц.
- Когда VOS = 1, максимальная частота f_HCLK = 168 МГц.

На STM32F42xxx и STM32F43xxx:

- Когда VOS[1:0] = 0x01, максимальное значение f_HCLK 120 МГц.
- Когда VOS[1:0] = 0x10, максимальное значение f_HCLK 144 МГц. Максимальная частота может быть увеличена до 168 МГц активацией режима over-drive.
- Когда VOS[1:0] = 0x11, максимальное значение f_HCLK 168 МГц. Максимальная частота может быть увеличена до 180 МГц активацией режима over-drive.
- Режим over-drive недоступен для V_DD в диапазоне от 1.8V до 2.1 V.

Подробнее о том, как активировать режим over-drive см. раздел 5.1.4: Voltage regulator for STM32F42xxx and STM32F43xxx даташита [1].

Таблица 10. Количество wait states, соответствующее тактовой частоте CPU (HCLK) и напряжению питания для STM32F405xx/07xx и STM32F415xx/17xx.

Таблица 11. Количество wait states, соответствующее тактовой частоте CPU (HCLK) для STM32F42xxx и STM32F43xxx.

После сброса тактовая частота CPU равна 16 МГц (тактирование осуществляется от внутреннего RC-генератора HSI), и в регистре FLASH_ACR сконфигурировано 0 wait state (WS).

Настоятельно рекомендуется придерживаться следующей последовательности шагов в программе, чтобы подстроить количество wait states, необходимое для доступа к памяти Flash, в зависимости от частоты CPU.

Увеличение частоты CPU:

1. Запрограммируйте новое количество wait states в биты LATENCY регистра FLASH_ACR.
2. Проверьте, что новое количество wait states вступило в действие для доступа к памяти Flash, путем чтения регистра FLASH_ACR.
3. Измените источник тактирования CPU записью бит SW в регистре RCC_CFGR.
4. Если необходимо, измените прескалер тактов CPU записью бит HPRE в регистре RCC_CFGR.
5. Проверьте, что новый источник тактов CPU и/или новое значение прескалера тактов CPU вступили в действие путем соответственно чтения статуса источника тактирования (биты SWS) и/или значения прескалера AHB (биты HPRE) в регистре RCC_CFGR.

Уменьшение частоты CPU:

1. Измените источник тактирования CPU записью бит SW в регистре RCC_CFGR.
2. Если необходимо, измените прескалер тактов CPU записью бит HPRE в регистре RCC_CFGR.
3. Проверьте, что новый источник тактов CPU и/или новое значение прескалера тактов CPU вступили в действие путем соответственно чтения статуса источника тактирования (биты SWS) и/или значения прескалера AHB (биты HPRE) в регистре RCC_CFGR.
4. Запрограммируйте новое количество wait states в биты LATENCY регистра FLASH_ACR.
5. Проверьте, что новое количество wait states вступило в действие для доступа к памяти Flash, путем чтения регистра FLASH_ACR.

Примечание: изменение конфигурации тактирования CPU или конфигурации wait state (WS) может не вступить в силу сразу же. Для проверки, что текущая тактовая частота CPU соответствует сконфигурированной тактовой частоте, можно проверить значения коэффициента прескалера AHB и биты статуса источника тактов. Для проверки, что количество запрограммированных WS вступило в действие, можно причитать регистр FLASH_ACR.

[ART Accelerator™]

Проприетарный адаптивный ускоритель памяти, работающий в режиме реального времени (Adaptive real-time memory accelerator, ART) оптимизирован у STM32 для индустриального стандарта Arm® Cortex®-M4 с FPU. Он балансирует достоинства производительности Arm® Cortex®-M4 с FPU вместе с технологиями памяти Flash, когда обычно от процессора требуется ожидание медленной памяти Flash на более высоких рабочих частотах CPU.

Чтобы процессор показывал полную производительность, ART реализует очередь предварительной выборки инструкций (instruction prefetch queue) и кэш ветвлений, что увеличивает выполнение программы из 128-разрядной памяти Flash. По тесту CoreMark с помощью ускорителя ART достигается производительность, эквивалентная выполнению программы из Flash с нулевыми тактами ожидания (0 wait state) при частоте тактов CPU до 180 МГц.

Предварительная выборка инструкций. Каждая операция чтения памяти Flash при выполнении программы предоставляет 128 бит либо для четырех 32-битных инструкций, либо восьми 16-битных инструкций. Таким образом, при последовательном выполнении кода требуется как минимум 4 такта CPU для выполнения ранее прочитанной строки инструкций. Может использоваться предварительная выборка на шине кода (prefetch on I-Code bus) для чтения следующе последовательной линии инструкций из памяти Flash, пока текущая инструкция запрашивается CPU. Предварительная выборка инструкций разрешается установкой бита PRFTEN в регистре FLASH_ACR. Эта функция полезна, если нужен хотя бы один wait state для доступа к памяти Flash.

Рис. 5a и 5b показывают выполнение следующих друг за другом 32-разрядных инструкций с предварительной выборкой и без предварительной выборки, когда требуется три такта ожидания (3 WS) для доступа к памяти Flash.

Рис. 5a. Последовательность выполнения 32-битных инструкций без предварительной выборки инструкций.

Рис. 5b. Последовательность выполнения 32-битных инструкций с предварительной выборкой инструкций (prefetch).

Примечание к рис. 5a и 5b: ins fetch означает выборка инструкции, Read ins чтение инструкции, Gives ins выдача инструкции.

Когда код не последовательный (имеет ветвления или переходы), используемая в настоящий момент инструкция может не присутствовать в строке предварительной выборки. В этом случае происходит промах предварительной выборки, и вставляется необходимая задержка доступа к Flash, равная количеству запрограммированных тактов ожидания (wait states, WS).

Кэш памяти инструкций. Чтобы ограничить потери времени из-за переходов, в кэше памяти инструкций можно хранить до 64 строки по 128 бит. Эта функция может быть разрешена установкой бита разрешения кэша инструкций (instruction cache enable, ICEN) в регистре FLASH_ACR. Каждый раз, когда происходит промах (запрашиваемые данные не представлены в текущей используемой инструкции, в предварительно выбранной строке инструкций или в памяти кэша инструкций), прочитанная строка копируется в память кэша инструкций. Если CPU запрашивает данные, которые содержатся в кэше инструкций, то они предоставляются без задержки. Когда весь кэш инструкций заполнен, используется политика "последний использованный" (least recently used, LRU), чтобы определить строку, которая должна быть заменена в кэше инструкций. Эта функция в частности полезна для кода, содержащего циклы.

Управление данными. Пулы литералов извлекаются из Flash-памяти по шине D-Code на этапе выполнения конвейера CPU. Следовательно, конвейер CPU приостанавливается, пока не будет предоставлен запрошенный пул литералов. Чтобы ограничить потери времени из-за пулов литералов, операции доступа шины данных AHB D-Code имеют приоритет над операциями доступа через шину инструкций AHB I-Code.

Если некоторые пулы литералов используются часто, может быть разрешен кэш данных путем установки бита (DCEN) в регистре FLASH_ACR. Эта функция работает подобно кэшу инструкций, но количество сохраненных данных в кэше ограничено 8 строками по 128 бит.

Примечание: данные в секторе конфигурации пользователя не кэшируются.

[Стирание и программирование]

Для любой операции над памятью программ Flash (стирание или программирование), частота тактов CPU (HCLK) должна быть как минимум 1 МГц. Содержимое памяти Flash не гарантируется, если произошел сброс устройства во время операции с Flash.

Любая попытка чтения памяти Flash STM32F4xx, когда она записывается или стирается, приведет к приостановке шины. Операции чтения корректно обрабатываются, когда операция программирования завершена. Это значит, что выборки кода или данных не могут выполняться, когда происходит операция записи/стирания.

На STM32F42xxx и STM32F43xxx доступны 2 банка, при этом допускается чтение одного банка, когда на другом банке выполняется операция записи/стирания.

Разблокирование регистра управления Flash. После сброса не разрешается запись в регистр управления Flash (FLASH_CR), чтобы защитить Flash от возможных неправильных операций, напримр из-за электрических помех. Для разблокировки регистра FLASH_CR используется следующая последовательность действий:

1. Запись KEY1 = 0x45670123 в регистр ключа Flash (FLASH_KEYR).
2. Запись KEY2 = 0xCDEF89AB в регистр ключа Flash (FLASH_KEYR).

Любое несоответствие в этой последовательности приведет к ошибке шины и блокировке регистра FLASH_CR до следующего сброса.

Регистр FLASH_CR может быть снова заблокирован программой путем установки бита LOCK в регистре FLASH_CR.

Примечание: регистр FLASH_CR недоступен в режиме записи, когда установлен бит BSY в регистре FLASH_SR. Любая попытка записи в него, когда бит BSY установлен, приведен к приостановке шины AHB до очистки бита BSY.

Параллелизм программирования/стирания. Размер параллелизма конфигурируется полем PSIZE в регистре FLASH_CR. Это количество байт для программирования каждый раз, когда происходит операция записи в память Flash. PSIZE ограничивается напряжением питания и фактом, используется ли внешнее напряжение V_PP, или нет. Таким образом, это должно быть корректно сконфигурировано в регистре FLASH_CR перед любой операцией программирования/стирания.

Операция стирания Flash может быть выполнена только над сектором, над банком или над всей памятью Flash (mass erase). Время стирания зависит от запрограммированного значения PSIZE. Более подробно про время стирания см. секцию электрических характеристик на используемый микроконтроллер.

Таблица 12 предоставляет корректные значения PSIZE.

Таблица 12. Параллелизм программирования/стирания.

Примечание: любая операция программирования или стирания, начатая с неправильно запрограммированными настроками диапазона параллелизма/напряжения, может привести к непредсказуемым результатам. Даже если последующая операция чтения показет, что логическое значение было эффективно записано в память, это значение может на самом деле не сохраниться. Для использования V_PP на ножку VPP должно быть подано внешнее высокое напряжение (между 8V и 9V). Это напряжение должно поддерживать свой уровень, даже если потребление постоянного тока превысит 10 мА. Рекомендуется ограничить использование V_PP начальным программированием на производстве. Напряжение V_PP не должно прикладываться больше часа, иначе память Flash может быть повреждена.

[Стирание (Erase)]

Операция стирания памяти Flash может быть выполнена на уровне сектора, или на всей памяти Flash (Mass Erase). Mass Erase не влияет на сектор OTP или на сектор конфигурации.

Стирание сектора. Для стирания сектора выполните следующее:

1. Проверьте, что в настоящий момент не выполняется любая операция с памятью Flash путем проверки бита BSY в регистре FLASH_SR. Если BSY = 0, то Flash не занята, и можно перейти к шагу 2.
2. Установите бит SER, и выберите один из 12 секторов для STM32F405xx/07xx и STM32F415xx/17xx, и один из 24 секторов для STM32F42xxx и STM32F43xxx в основном блоке памяти, который нужно стереть. Номер сектора выбирается полем SNB в регистре FLASH_CR.
3. Установите бит STRT в регистре FLASH_CR.
4. Подождите, пока не очистится бит BSY. BSY = 0 означает завершение операции стирания.

Стирание банка в STM32F42xxx и STM32F43xxx. Чтобы стереть банк 1 или банк 2, следуйте следующей процедуре:

1. Проверьте, что в настоящий момент не выполняется любая операция с памятью Flash путем проверки бита BSY в регистре FLASH_SR.
2. Установите соответствующий банку бит MER или MER1 в регистре FLASH_CR.
3. Установите бит STRT в регистре FLASH_CR.
4. Подождите, пока не очистится бит BSY.

Mass Erase. Для выполнения полного стирания рекомендуется следующая последовательность действий:

1. Проверьте, что в настоящий момент не выполняется любая операция с памятью Flash путем проверки бита BSY в регистре FLASH_SR.
2. Установите бит MER в регистре FLASH_CR для STM32F405xx/07xx и STM32F415xx/17xx, или оба бита MER и MER1 для STM32F42xxx и STM32F43xxx.
3. Установите бит STRT в регистре FLASH_CR.
4. Подождите, пока не очистится бит BSY.

Примечание: если в регистре FLASH_CR установлены оба бита MERx и SER, то будет выполнено полное стирание (mass erase). Если оба бита MERx и SER сброшены и бит STRT установлен, то может произойти непредсказуемое поведение с генерацией любого флага ошибки. Не должно допускаться такое поведение программы.

[Программирование]

Стандартное программирование. Для программирования памяти Flash последовательность действий следующая:

1. Проверьте, что в настоящий момент не выполняется любая операция с памятью Flash путем проверки бита BSY в регистре FLASH_SR.
2. Установите бит PG в регистре FLASH_CR.
3. Выполните операцию (или несколько операций) записи по желаемому адресу в памяти (в пределах основного блока памяти или области OTP):
   – При параллелизме x8 используется байтовый доступ.
   – При параллелизме x16 используется доступ на половину слова.
   – При параллелизме x32 используется доступ к слову.
   – При параллелизме x64 используется доступ к двойному слову.
4. Подождите, пока не очистится бит BSY.

Примечание: успешная операция записи может произойти без предварительной операции стирания, когда значения бит в записываемых данных меняются с 1 на 0. Запись 1 в ячейку Flash, где уже записан 0, требует операции стирания. Если операция стирания и программирования запрошены одновременно, то сначала выполняется стирание.

Ошибки программирования. Не разрешается программировать данные в память Flash, когда они пересекают 128-битную границу строки. В этом случае операция записи не выполняется, и установится флаг ошибки выравнивания (program alignment error, PGAERR) в регистре FLASH_SR.

Тип доступа на запись (byte, half-word, word или double word) должен соответствовать выбранному типу параллелизма (x8, x16, x32 или x64). Если это не так, то операция записи не выполняется, и установится флаг ошибки параллелизма программирования (program parallelism error, PGPERR) в регистре FLASH_SR.

Если не соблюдается стандартная последовательность програмирования (например, если сделана попытка записи по адресу памяти Flash, когда не установлен бит PG), то операция записи будет оборвана, и установится флаг ошибки последовательности программирования (program sequence error, PGSERR) в регистре FLASH_SR.

Программирование и кэширование. Если доступ на запись во Flash касается некоторых данных в кэше данных, то доступ на запись Flash изменит данные в памяти Flash и соответствующие данных в кэше.

Если операция стирания в памяти Flash также касается данных, находящихся в кэше данных или кэше инструкций, то необходимо убедиться, что эти данные перезаписаны до обращения к ним во время выполнения кода. Если это нельзя сделать безопасным способом, то рекомендуется сбросить (flush) кэши установкой бит DCRST и ICRST в регистре FLASH_CR.

Примечание: кэш инструкций/данных (I/D cache) должен быть сброшен только когда кэш запрещен (I/DCEN = 0).

[Read-while-write (RWW)]

У MCU STM32F42xxx и STM32F43xxx память Flash поделена на 2 банка, что позволяет выполнять операции чтение-при-записи (read-while-write, RWW). Эта функция позволит выполнить операцию чтения из одного банка, когда одновременно происходит операция стирания или программирования другого банка.

Примечание: операции write-while-write (запись-при-записи) не допускаются. Например, нельзя выполнить стирание в одном банке одновременно с операцией программирования в другом банке.

Чтение банка 1 при стирании в банке 2. Когда программный код выполняется из банка 1, то можно производить стирание в банке 2 (и наоборот). Для этого выполните следующую процедуру:

1. Проверьте, что не выполняется операция с памятью Flash путем проверки на 0 бита BSY в регистре FLASH_SR (BSY = 1, когда происходит операция стирания или программирования в банке 1 или 2).
2. Установите бит MER или MER1 в регистре FLASH_CR.
3. Установите бит STRT в регистре FLASH_CR.
4. Подождите, пока не очистится бит BSY (или используйте прерывание окончания программирования EOP).

Чтение из банка 1 во время программирования банка 2. При выполнении кода программы (когда выполняется чтение инструкций по шине I-Code) из банка 1 можно выполнить операцию программирования в банке 2 (и наоборот). Для этого выполните следующую процедуру:

1. Проверьте, что не выполняется операция с памятью Flash путем проверки на 0 бита BSY в регистре FLASH_SR (BSY = 1, когда происходит операция стирания или программирования в банке 1 или 2).
2. Установите бит PG в регистре FLASH_CR.
3. Выполните операцию (или операции) записи данных по желаемому адресу памяти в пределах основной области памяти или области OTP.
4. Подождите, пока не очистится бит BSY.

Прерывания. Установка бита разрешения окончания операции (end of operation interrupt enable, (EOPIE) в регистре FLASH_CR разрешит генерацию прерывания, когда закончится стирание или программирование Flash, т. е. когда очистится бит занятости (BSY) в регистре FLASH_SR (это означает, что операция завершилась, корректно или нет). В этом случае установится бит завершения операции (end of operation, EOP) в регистре FLASH_SR.

Если произошла ошибка во время программирования, стирания или при запросе операции чтения, то в регистре FLASH_SR установится один из следующих флагов ошибки:

• PGAERR, PGPERR, PGSERR (флаги ошибки программирования).
• WRPERR (флаг ошибки защиты от записи).
• RDERR (флаг ошибки защиты от чтения) - только для STM32F42xxx и STM32F43xxx.

В этом случае, если установлен бит разрешения прерывания ошибки (error interrupt enable, ERRIE) в регистре FLASH_CR, то будет сгенерировано прерывание, и установится бит ошибки операции (operation error, OPERR) в регистре FLASH_SR.

Примечание: при обнаружении нескольких последовательных ошибок (например, в случае транзакции DMA в память Flash), флаги ошибки не могут быть очищены до окончания последовательных запросов на запись.

Таблица 13. Запросы прерываний Flash.

[Байты опций STM32F4, однократно программируемые данные]

Байты опций (user option bytes) микроконтроллеров STM32F4 конфигурируются пользователем в зависимости от требований приложения. Они настраивают защиту от чтения и записи, загрузку и другие опции MCU. Также имеются однократно программируемые данные OTP. Подробно про назначение байт опций, байт OTP, их программирование см. статью [3].

[Регистры интерфейса Flash]

Таблица 19. Карта памяти регистров и значения сброса для STM32F405xx/07xx и STM32F415xx/17xx.

Таблица 20. Карта памяти регистров и значения сброса для STM32F42xxx и STM32F43xxx.

[Ссылки]

1. RM0090Embedded Flash memory interface site:st.com.
2. STM32F4xx: память и архитектура шин.
3. STM32F4xx: байты опций.