Микросхема аналого-цифрового преобразователя AD7680 компании Analog Devices обладает следующими основными возможностями:

• Скорость оцифровки 100 kSPS (100 тысяч выборок/сек), 16 бит на выборку
• Может работать в диапазоне напряжений питания V_DD от 2.5V до 5.5V
• Потребляет небольшое количество энергии:
   3 мВт на частоте опроса 100 kSPS и питании 2.5V
   3.9 мВт на частоте опроса 100 kSPS и питании 3V
   16.7 мВт на частоте опроса 100 kSPS и питании 5V
   В режиме Standby максимальное потребление 0.5μA
• Широкая входная полоса частот: отношение сигнал/шум (SNR) 86 dB на входной частоте 10 кГц
• Гибкое управление питанием / тактовой частотой
• Отсутствие задержки конвейеризации
• Высокоскоростной последовательный интерфейс (совместимый с SPI®/QSPI™/μWire/DSP)
• Поставляется в 6-выводном корпусе SOT-23 и 8-выводном корпусе MSOP

Основное применение:

• Системы с питанием от батареи (медицина, мобильные приложения и т. п.)
• Системы управления и контроля в промышленности
• Системы удаленного сбора данных
• Высокоскоростные модемы
• Оптические сенсоры

Примечание: это перевод даташита [1]. Все незнакомые термины и сокращения см. во врезке "Терминология" и разделе "Словарик" в конце статьи.

[Общее описание]

AD7680 является быстрым, экономичным, 16-битным АЦП, построенным по принципу последовательного приближения (successive approximation ADC). Устройство работает в диапазоне напряжений питания 2.5V .. 5.5V, и может оцифровывать со скоростью до 100 kSPS (киловыборок/сек). Имеется встроенный малошумящий и широкополосный усилитель со схемой выборки/хранения, который может обработать входные частоты свыше 7 МГц.

Процесс преобразования и оцифровка данных управляется с помощью сигнала выборки ~CS и последовательных тактов SCLK, что позволяет легко подключить АЦП к микроконтроллеру или процессору DSP. Входной сигнал защелкивается по спаду сигнала ~CS, и в этот момент начинается процесс конверсии. В микросхеме нет никаких задержек конвейеризации.

AD7680 использует продвинутый дизайн, чтобы достичь очень низкой рассеиваемой мощности на высоких скоростях обмена. Опорное напряжение берется с вывода питания V_DD. Таким образом, входной диапазон оцифровываемых напряжений составляет 0 .. V_DD вольт. Скорость оцифровки определяется тактовой частотой SCLK. Таким образом, время преобразования можно уменьшить, если увеличить скорость тактов последовательного интерфейса. Уменьшение времени преобразования позволяет снизить среднее энергопотребление АЦП, когда используется режим выключения питания (power-down mode). Имеется также режим shutdown, позволяющий максимально увеличить эффективность в потреблении энергии на низких скоростях обмена.

Рис. 1. Функциональная блок-схема AD7680.

Таблица 1. Некоторые типы АЦП PulSAR в корпусах MSOP/SOT-23.

[Цоколевка корпуса и описание выводов AD7680]

Рис. 3. Корпус SOT-23.

Рис. 4. Корпус MSOP.

Таблица 6. Функциональное описание выводов.

[Типовые характеристики, связанные с производительностью]

На рис. 5 показан типичный график FFT (быстрое преобразование Фурье) для AD7680 на скорости оцифровки 100 kSPS и входной частоте 10 кГц. Рис. 6 показывает зависимость соотношения сигнал/шум (signal-to-noise, SNR) и сигнал/искажения (signal-to-distortion, SND) от входной частоты для разных напряжений питания при скорости оцифровки 100 kSPS и частоте тактов SCLK 2.5 МГц.

Рис. 5. Динамическая характеристика AD7680 на скорости оцифровки 100 kSPS.

Рис. 6. AD7680 SINAD в зависимости от аналоговой входной частоты для различных напряжений питания и скорости оцифровки 100 kSPS.

На рис. 7 показан граф зависимости общих гармонических искажений от входной аналоговой частоты для различных напряжений питания. Рис. 8 показывает граф зависимости общих гармонических искажений от аналоговой входной частоты для различных сопротивлений источника сигнала (см. раздел "Аналоговый вход"). Рис. 9 и 10 показывают типичные графики INL и DNL для АЦП AD7680.

Рис. 7. Зависимость AD7680 THD от аналоговой входной частоты для различных напряжений питания и скорости оцифровки 100 kSPS.

Рис. 8. Зависимость AD7680 THD  аналоговой входной частоты для различных выходных сопротивлений источника сигнала.

Рис. 9. Типичный INL для AD7680.

Рис. 10. Типичный DNL для AD7680.

[Внутренняя схемотехника]

AD7680 является быстрым, малопотребляющим 16-битным ADC с одиночным питанием. Микросхема может работать от источника питания с напряжением в диапазоне 2.5V .. 5.5V, и может при этом обеспечить скорость оцифровки 100 kSPS на частоте тактов интерфейса 2.5 МГц.

AD7680 предоставляет встроенную в кристалл перед АЦП схему выборки-хранения и последовательный интерфейс - и все это в маленьком 6-выводном корпусе SOT-23 или 8-выводном корпусе MSOP, что дает пользователю преимущество при разработке печатной платы в сравнении с альтернативными решениями. Вход для тактов последовательного интерфейса SCLK одновременно предоставляет тактовый сигнал для схемы АЦП последовательного приближения. Диапазон входных оцифровываемых напряжений для AD7680 находится в пределах от 0V до V_DD. Внешнее отдельное опорное напряжение не требуется, поскольку оно берется от вывода подачи питания V_DD.

AD7680 также имеет опцию выключения питания (power-down), позволяющую экономить энергию источника питания между преобразованиями. Эта возможность реализована на основе стандартного последовательного интерфейса, и подробнее описана в разделе "Режимы работы".

Как работает преобразование АЦП. AD7680 является 16-битным АЦП, работающим по принципу последовательного приближения на базе ЦАП на конденсаторах (capacitive DAC). AD7680 может оцифровывать аналоговые входные сигналы в диапазоне от 0V до V_DD. Рис. 11 и 12 упрощенно показывают схемотехнику АЦП. В неё входит управляющая логика, SAR и емкостной DAC. Рис. 11 показывает ADC в фазе захвата входного сигнала (acquisition). SW2 замкнут, и SW1 находится в положении A. Компаратор удерживается в сбалансированном состоянии и конденсатор для хранения выборки сигнала захватывает уровень на входе VIN.

Рис. 11. Фаза захвата входного сигнала АЦП (ADC Acquisition Phase).

Когда ADC начинает преобразование, ключ SW2 открывается и SW1 переключается в положение B, что приводит к разбалансировке компаратора (рис. 12). Логика управления и ёмкостный DAC используются для прибавления и вычитания фиксированного количества заряд из конденсатора захвата, пытаясь перевести компаратор в состояние баланса. Когда компаратор проходит все стадии балансировки, преобразование считается завершенной. Управляющая логика генерирует выходной код ADC (см. раздел "Передаточная функция АЦП").

Рис. 12. Фаза оцифровки сигнала АЦП (ADC Conversion Phase).

[Аналоговый вход]

На рис. 13 показана эквивалентная схема структуры аналогового входа AD7680. Два диода D1 и D2 предоставляют защиту ESD для аналогового входа. Следует заботиться о том, чтобы уровень входного сигнала не выходил за пределы диапазона GND-0.3V .. VCC+0.3V. Причина понятна - вне этого диапазона диоды открываются, и через них потечет входной ток. Максимальный допустимый ток, после которого они могут повредиться, составляет 10 мА. Конденсатор C1 на рис. 13 имеет обычно емкость около 5 пФ, и он отражает емкость вывода микросхемы. Резистор R1 является составным компонентом, в который входит входное сопротивление ключа схемы выборки/хранения (сопротивление этого резистора около 25Ω). Емкость C2 это конденсатор выборки ADC, и у него типичная емкость порядка 25 пФ. Для приложений, где нужна оцифровка переменного напряжения, рекомендуется вырезать высокочастотную составляющую из аналогового входного сигнала, используя ФНЧ на резисторах и конденсаторах (RC low-pass filter), подключенный к аналоговому входу. В приложениях, где критичны гармонические искажения и соотношение сигнал/шум, аналоговый вход должен быть подключен к источнику сигнала с низким выходным сопротивлением. Большое сопротивление источника сигнала значительно влияет на качество оцифровки входного переменного сигнала ADC. Для этого может потребоваться использовать входной буферный усилитель. Выбор операционного усилителя зависит от конкретного приложения. Когда усилитель не используется, выходное сопротивление источника сигнала должно быть низким. Максимальное сопротивление источника сигнала зависит от допустимой величины общих гармонических искажений (total harmonic distortion, THD). THD увеличивается, когда увеличивается выходное сопротивление источника сигнала, и ухудшается производительность АЦП (см. рис. 8).

Рис. 13. Эквивалентная схема цепи аналогового входа.

[Передаточная функция АЦП]

Выходное значение кода AD7680 имеет обычный прямой двоичный формат. Переходы кода происходят в последовательных целочисленных значениях LSB, т. е., 1 LSB, 2 LSB. Вес младшего разряда составляет V_DD/65536. Идеальная переходная характеристика для AD7680 показана на рис. 14.

Рис. 14. Характеристика преобразования AD7680.

[Типовая схема подключения]

Рис. 15. Обычная схема подключения AD7680.

Опорное напряжение для АЦП VREF берется от вывода питания V_DD, так что оно должно быть хорошо развязано от помех. Результат преобразования на выходе представлен как 24-битное слово, или альтернативно все 16 бит конверсии результата могут быть получены с использованием минимум 20 тактов SCLK. Этот 20-/24-битный поток данных состоит из 4 начальных нулей, за которыми идут 16 бит данных преобразования, за которыми идут еще 4 завершающих нуля, если используется пачка из 24 тактов SCLK. Для приложений, где важна экономия в потреблении энергии, должен использоваться режим power-down между преобразованиями, или между пачками из нескольких преобразований (см. раздел "Режимы работы").

Фактически, поскольку требуемый ток потребления AD7680 мал, в качестве источника питания для V_DD можно использовать точный источник опорного напряжения. Например, можно использовать микросхему генератора опорного напряжения REF19x (REF195 для 5V или REF193 для 3 V) или AD780, чтобы подать требуемое напряжение на ADC (см. рис. 15). Такая конфигурация особенно полезна, когда напряжение питания слишком зашумлено, или если напряжения питания в системе сильно отличаются от рабочего напряжения AD7680, например есть напряжение питания 15V. Выход REF19x или AD780 вполне подходит для V_DD AD7680. Для фильтрации V_DD рекомендуется использовать развязывающие керамические конденсаторы емкостью порядка 100 нФ с низким ESR (Farnell 335-1816) и 10μF танталовый конденсатор с низким ESR (Farnell 197-130).

Цифровые выводы. Для цифровых входов AD7680 действуют совсем другие ограничения, отличающиеся от аналогового входа. На цифровой вход можно подать уровень до 7V, т. е. здесь нет ограничения V_DD+0.3V, какое действует для аналогового входа inputs. Например, если AD7680 работает с V_DD=3V, можно использовать цифровые логические уровни 5V. Однако следует помнить, что на выходе SDATA будет все еще уровень 3V для лог. 1, когда V_DD=3V.

Другое преимущество такой организации цифровых входов SCLK ~CS (уровни на них не ограничены V_DD+0.3V) состоит в том, что можно избежать проблем, связанных с последовательностью подачи напряжений питания при включении. Если уровень на этих цифровых входах установится раньше, чем появится напряжение V_DD, нет риска повреждения цифровых входов из-за защелкивания полупроводниковых структур, как могло бы произойти с аналоговым входом, если бы к нему было приложено напряжение уровнем на 0.3V выше, чем подано напряжение на V_DD.

[Режимы работы]

Режим работы AD7680 выбирается управлением логическим состоянием сигнала CS во время преобразования. Может быть 2 возможных режима работы, normal и power-down. Момент, в котором ~CS переводится в лог. 1 после инициирования преобразования, определяет, войдет или нет AD7680 в режим power-down. Подобным образом, если AD7680 уже в режиме power-down, ~CS может управлять, вернется ли микросхема в режим normal, или останется в режиме power-down. Эти режимы работы разработаны с целью предоставить возможность гибкого управления энергопотреблением. Такая возможность позволяет оптимизировать соотношение рассеиваемая мощность / скорость преобразования для различных требований приложения.

Режим normal. Этот режим предоставляет самую большую пропускную способность, поскольку пользователь не беспокоится по поводу интервалов времени power-up, AD7680 всегда остается в активном режиме. Рис. 16 показывает основную диаграмму работы AD7680 в этом режиме.

Рис. 16. Нормальный режим работы (Normal).

Преобразование инициируется спадом уровня на входе ~CS. Чтобы гарантировать, что микросхема останется всегда полностью запитанной, вывод выборки ~CS последовательного интерфейса должен оставаться в состоянии лог. 0 как минимум спадов 10 SCLK, которые должны пройти после спада в лог. 0 уровня ~CS. Если ~CS перейдет в лог. 1 в любой момент после прохождения 10-того спада SCLK, но перед 20-тым спадом SCLK, микросхема останется запитанной, но преобразование будет прервано и выход SDATA вернется обратно в третье (отключенное) состояние. Требуется как минимум 20 тактов последовательного интерфейса SCLK, чтобы выполнить полное преобразование и получить полный результат. Если будет выданы дополнительно тактовые импульсы до общего количества 24 тактов SCLK, то через SDATA будут переданы 4 завершающих нуля. ~CS может оставаться в лог. 1 до следующего преобразования, или может оставаться в лог. 0 до момента, когда ~CS вернется в состояние лог. 1 перед следующим преобразованием.

Как только завершится передача данных (выход SDATA вернулся в третье состояние), может быть инициировано другое преобразование после "времени тишины" tQUIET, путем повторного перевода сигнала ~CS в лог. 0.

Режим power-down. Этот режим предназначен для использования в приложениях, где можно снизить скорость потока данных. Либо ADC выключается между каждым преобразованием, либо делается пачка из нескольких преобразований с высокой скоростью, после чего ADC выключается на относительно большой интервал времени между этими пакетными преобразованиями. Когда AD7680 в отключенном режиме (power-down), все его аналоговые схемы выключаются.

Для входа в режим power-down, процесс преобразования должен быть прерван путем перевода ~CS в лог. 1 после 2-го спада на SCLK и перед 10-ым спадом SCLK, как показано на рис. 17. Как только ~CS перейдет в состояние лог. 1 в этом окне тактовых импульсов SCLK, микросхема перейдет в режим power-down, инициированное спадом ~CS преобразование будет прервано, и выход SDATA перейдет обратно в третье состояние. Если CS перейдет в лог. 1 перед вторым спадом SCLK, микросхема останется в режиме normal и не выключится. Это предотвратит случайные выключения микросхемы из-за возможных импульсов на выводе ~CS.

Рис. 17. Вход в режим выключения (Power-Down).

Чтобы выйти из этого режима работы и снова запитать AD7680, должна быть выполнена пустая операция преобразования (dummy conversion). По спаду ~CS устройство начнет включаться, и останется включенным, пока ~CS удерживается в лог. 0 до 10-го спада SCLK. Микросхема полностью включается, как только пройдут минимум 16 тактов SCLK (или примерно 6 μs), и достоверные данные оцифровки могут быть получены при следующем преобразовании, как это показано на рис. 18. Если ~CS перейдет в лог. 1 перед 10-ым спадом уровня SCLK, независимо от частоты SCLK, AD7680 снова вернется в состояние power-down. Это позволит избежать случайного включения из-за импульсов помех на сигнале ~CS, или непреднамеренного пакета из 8 тактовых перепадов SCLK, пока ~CS находится в лог. 0. Так что хотя устройство может начать включение после спада на ~CS, оно снова выключится по фронту нарастания ~CS, как это произойдет перед 10-ым спадом SCLK.

Figure 18. Выход из режима выключения (Power-Down).

[Соотношение потребляемой мощности и скорости оцифровки]

Если использовать режим power-down, когда AD7680 не оцифровывает сигнал, можно уменьшить среднее энергопотребление ADC, когда используется низкие скорости оцифровки. Рис. 19 показывает, как уменьшается скорость оцифровки, и пропорционально увеличению времени, когда микросхема ADC находится в выключенном состоянии, снижается среднее энергопотребление.

Например, если AD7680 работает в режиме постоянной оцифровки, оцифровывая данные с частотой 10 kSPS и тактовой частотой SCLK 2.5 МГц (при напряжении питания V_DD=3.6V), и между преобразованиями микросхема помещается в режим power-down, энергопотребление вычисляется следующим образом. Максимальное потребление в режиме normal составляет 6.84 мВт (при V_DD=3.6V). Если время включения (время выхода из состояния power-down) равно 1 μs, и оставшееся время преобразования составляет 8 μs (при использовании передачи с 20 тактами SCLK), то AD7680 может рассеивать 6.84 mW для 9 μs во время каждого цикла преобразования. На скорости оцифровки 10 kSPS время цикла составит 100 μs.

На оставшееся от преобразований время 91 μs микросхема остается в режиме power-down. AD7680 может потреблять 1.08 μW за эти 91 μs между циклами оцифровки. Таким образом, при скорости оцифровки 10 kSPS средняя рассеиваемая мощность составит в каждом цикле:

(9/100) x (6.84 mW) + (91/100) x (1.08 μW) = 0.62 mW

Рис. 19. Зависимость энергопотребления от скорости оцифровки с переходами в Power-Down между преобразованиями (передача 20 SCLK, питание V_DD=3.6V).

[Последовательный интерфейс]

Рис. 20 показывает подробную диаграмму времени для последовательного интерфейса подключения AD7680. Тактовый сигнал предоставляет такты для преобразования, и также управляет передачей информации от AD7680 во время преобразования.

Как уже упоминалось, сигнал ~CS инициирует передачу данных и процесс преобразования. Спад ~CS переводит узел выборки/хранения в режим удержания, выводит выходной сигнал из третьего состояния, и делает выборку сигнала с аналогового входа. В этот момент также начинается процесс преобразования, и требуется как минимум 20 тактов SCLK для завершения преобразования. Как только пройдет 17-й импульс спада SCLK, схема выборки/хранения перейдет обратно в режим отслеживания сигнала на следующем импульсе нарастания SCLK. На рис. 20 показана передача на 24 импульсах SCLK, которая позволяет достичь скорости оцифровки 100 kSPS. На 24-том спаде SCLK, выход SDATA не возвращается в третье состояние. Если фронт нарастания ~CS произошел перед прохождением 24 тактов SCLK, преобразование будет прервано и выход SDATA перейдет обратно в третье состояние; иначе SDATA перейдет в третье состояние на 24-том спаде SCLK, как это показано на рис. 20.

Рис. 20. Диаграмма времени последовательного интерфейса AD7680 при передаче, управляемой 24 тактами SCLK.

Требуется минимум 20 тактов последовательного интерфейса, чтобы выполнить процесс преобразования и получить данные от AD7680. В момент перехода ~CS в лог. 0 представляется первый начальный 0 для чтения микроконтроллером или DSP. Остальные данные выдвигаются последующими спадами сигнала SCLK, начиная со второго начального нуля; таким образом, первый спад тактов предоставляет первый начальный 0, и также выдвигает второй начальный 0. Если используется передача с 24 тактами SCLK, как это показано на рис. 20, передача данных состоит из 4 начальных нулей, за которыми идут 16 бит данных, завершаемые 4-мя завершающими нулями. Последний бит (четвертый последний 0) в передаче данных будет достоверным на 24-том спаде SCLK, он был выдвинут предыдущим (23-им) спадом SCLK. Если используется передача из 20 импульсов SCLK, как это показано на рис. 21, выходной поток данных состоит только из 4 начальных нулей, за которыми идут 16 бит данных, где последний бит будет достоверным на 20-том спаде SCLK. Передача с 20 SCLK позволяет уменьшить время полного цикла, и таким образом достичь более высокой скорости оцифровки.

Рис. 21. Диаграмма времени последовательного интерфейса AD7680 при передаче, управляемой 20 тактами SCLK.

Можно также получить достоверные данные на каждом фронте нарастания SCLK, а не на спадах SCLK, поскольку время цикла SCLK достаточно продолжительное, чтобы данные были в готовности на фронте нарастания SCLK. Однако первый начальный 0 будет все еще доступен по спаду ~CS, так что его можно получить только по первому спаду сигнала SCLK. Это можно игнорировать, и первый импульс нарастания SCLK после спада ~CS даст чтение второго начального 0, и 23-ий фронт нарастания SCLK даст последний завершающий 0. Этот метод может не работать с большинством микроконтроллеров/DSP, но его можно использовать совместно с микросхемами программируемой логики FPGA и ASIC.

*pSPI2_CTL = SPE|MSTR|CPOL|SIZE|TDBR_CORE;

#ifndef __AD7680__

#define __AD7680__

//Опорное напряжение 3.3V:

#define AD7680_REF   3.3

//16-битный результат преобразования:

extern u16 accvoltage16;

//Функция настройки порта SPI2, должна быть вызвана

// 1 раз перед входом в главный цикл main:

void AD7680_InitCom (void);

//Не блокирующая функция обработки чтения АЦП, её вызов

// должен быть вставлен в тело цикла main:

void AD7680handler (void);

#endif   //__AD7680__

#include "pins.h"

#include "delay.h"

#include "uart/BfDebugger.h"

#include "AD7680.h"

u16 accvoltage16;

void AD7680_InitCom (void)
{
   //Настройка ножки выборки:
   *pPORTDIO_FER |= portCSpwr;
   *pPORTDIO_DIR |= portCSpwr;
   *pPORTDIO_SET  = portCSpwr;
   //Настройки ножки для тактов:
   *pPORTDIO_FER |= portSCKpwr;
   *pPORTDIO_DIR |= portSCKpwr;
   *pPORTDIO_SET  = portSCKpwr;
   *pSPI2_BAUD = 3;                             //Настройка SPI1 на 5.4 МГц.
   //Настройка порта SPI2. Что тут настроено:
   // SPE разрешить SPE
   // MSTR главное устройство
   // CPOL определяет полярность SCK
   // CPHA определяет фазу SCK
   // LSBF = 0, старший бит идет первым
   // SIZE выбирает 16-битный формат читаемого слова
   // TDBR_CORE определяет, что передача начинается записью SPI2_TDBR
   //           со стороны ядра (значение поля TIMOD).
   *pSPI2_CTL = SPE|MSTR|CPOL/*|CPHA*/|SIZE|TDBR_CORE;
}

static void AD7680_StartConversion (void)
{ 
   //Выбрать АЦП:
   *pPORTDIO_FER   |= portSCKpwr;   //переключение ножки SCLK в режим GPIO
   *pPORTDIO_CLEAR  = portCSpwr;    //~CS=0 (активная выборка AD7680)
   //4 раза дернуть ножкой SCK для прохождения 4 нулей:
   for (u8 bitcnt=0; bitcnt<4; bitcnt++)
   {
      *pPORTDIO_CLEAR  = portSCKpwr;
      ssync();
      csync();
      *pPORTDIO_SET    = portSCKpwr;
      ssync();
      csync();
   }
   //Переключение ножки SCLK в аппаратный режим:
   *pPORTDIO_FER &= ~portSCKpwr;
   //Запуск передачи (и одновременно приема) SPI.
   *pSPI2_TDBR = 0;
}

static bool AD7680_Read (u16 *value)
{
   if (*pSPI2_STAT & RXS)
   {
      *value = *pSPI2_RDBR;
      *pPORTDIO_SET = portCSpwr; //~CS=1 (выборка AD7680 не активна)
      return true;
   }
   else
      return false;
}

#define AD7680_START    0

#define AD7680_READ     1

#define AD7680_WAIT     2

void AD7680handler (void)
{
   static u8 state = AD7680_START;
   static clock_t waittimeout = 0;
   
   switch (state)
   {
   case AD7680_START:
      AD7680_StartConversion();
      state = AD7680_READ;
      break;
   case AD7680_READ:
      if (AD7680_Read(&accvoltage16))
      {
         waittimeout = clock() + 100*MS_TICKS;
         DEBUG(1, "%0.2f     ", AD7680_REF * accvoltage16 / 65535);
         state = AD7680_WAIT;
      }
      break;
   case AD7680_WAIT:
      if(waittimeout < clock())
         state = AD7680_START;
      break;
   }
}

[Советы по применению]

Заземление и разводка платы. Печатная плата прибора, на которой установлена микросхема AD7680, должна быть разработана так, чтобы цепи аналоговых и цифровых сигналов были разделены, и ограничены определенными областями платы. Это упрощает использование плоскостей земли, которые можно разделить при разводке. Использование минимального зазора травления для заливок земли даст самый лучший результат, поскольку при этом получается самое лучшее экранирование. Заливки земли цифровых цепей и аналоговых цепей должны быть соединены друг с другом только в одном месте. Если AD7680 находится в системе, где несколько устройств требуют подключения AGND к DGND, соединение все равно должно быть сделано только в одной точке, и точка соединений звезды должны находиться как можно ближе к AD7680.

Избегайте прокладки цифровых сигнальных линий под корпусом микросхемы, потому что это может порождать паразитные наводки. Аналоговая земля должна быть размещена под AD7680, чтобы уменьшить шумовые наводки. Цепи питания AD7680 должны использовать как можно более толстые проводники, чтобы уменьшить их сопротивление и индуктивность, и тем самым уменьшить влияние импульсов выбросов по питанию. Сигналы, переключающиеся с высокой частотой, такие как тактовые, должны быть экранированы цифровой землей, чтобы избежать наводок а другие секции платы, и тактовые сигналы не должны проходить рядом с аналоговыми входами. Избегайте пересечения цифровых и аналоговых сигналов. Трассы на противоположных сторонах платы должны проходить друг к другу под прямым углом, это уменьшит эффект взаимного влияния сигналов на плате. Техника microstrip скорее всего будет лучшей, но её не всегда можно осуществить для двухслойной платы. По этой технике сторона компонентов платы используется для экранирования (максимально залита проводником земли), а разводка всех цепей сигналов выполнена на обратной стороне платы (так называемая нижняя сторона, или "сторона пайки", последний термин не всегда оправдывает свое название в случае применения поверхностного монтажа).

Хорошая развязка питания также очень важна. Все аналоговые цепи питания должны быть развязаны танталовыми конденсаторами 10 μF и включенными параллельно им керамическими конденсаторами 0.1 μF на AGND, как это обсуждалось в разделе "Типовая схема подключения". Чтобы достичь наилучшей эффективности от применения развязывающих компонентов, пользователь должен постараться выдерживать минимальное расстояние между конденсаторами развязки и выводами V_DD и GND, с применением как можно коротких проводников для соединения конденсаторов с соответствующими выводами микросхемы.

[Доступные для покупки варианты AD7680]

Примечания:

1 Z = Компонент, совместимый с RoHS.
2 Ошибка линейности здесь не относится ни к каким недостающим кодам.

[Словарик]

ADC Analog-Digital Converter, аналого-цифровой преобразователь, АЦП.

AGND Analog Ground, аналоговая земля.

DAC Digital-Analog Converter, цифро-аналоговый преобразователь, ЦАП.

DNL differential nonlinearity, дифференциальная нелинейность.

ESD electrostatic discharge, разряд статического электричества. Основной источник помех и повреждений в электронике.

ESR Equivalent Series Resistance, эквивалентное последовательное сопротивление. Параметр, учитывающий добротность конденсатора.

FSR Full Scale Range, т. е. полный диапазон оцифровываемых сигналов.

GND Ground, земля, общий провод для всех сигналов и питания.

IMD Intermodulation Distortion, интермодуляционные искажения.

INL Integral Nonlinearity Error, интегрированная ошибка нелинейности.

kSPS KiloSamples Per Second, тысяча выборок в секунду.

LSB Least Significant Bit, самый младший по значимости бит.

MSB Most Significant Bit, самый старший по значимости бит.

Oversampled имеется в виду передискретизация, т. е. вместо одной выборки сигнала делается несколько выборок, от которых потом берется среднее значение. Точность (динамический диапазон) при этом увеличивается.

ppm Parts Per Million, т. е. количество миллионных частей от какой-то величины.

REF сокращение от reference, в этом контексте имеется в виду опорное напряжение.

RFS Receive Frame Synchronization, сигнал синхронизации фрейма приема. Термин относится к интерфейсу SPORT процессоров DSP компании Analog Devices.

SFDR Spurious-Free Dynamic Range, отношение основного сигнала к самому мощному побочному (подробнее см. Википедию).

SINAD signal-to-noise-and-distortion, соотношение сигнал/(искажения+шум).

SNR signal-to-noise ratio, соотношение сигнал/шум.

TFS Transmit Frame Synchronization, сигнал синхронизации фрейма передачи. Термин относится к интерфейсу SPORT процессоров DSP компании Analog Devices.

THD total harmonic distortion, общий уровень гармонических искажений.

хост микроконтроллер, управляющий работой АЦП.

[Ссылки]

1. AD7680 site:analog.com.
2. АЦП AD7691.
3. ADSP-BF538: интерфейс SPI.