По напряжению вывода 5 эмулятор HPPCI JTAG подстраивает пороговые уровни входного сигнала и напряжения уровней выхода логики интерфейса. Поэтому, если Вы используете эмулятор HPPCI JTAG, то должны подключить вывод 5 к шине питания ввода/вывода DSP (VDDIO). Если же Вы используете эмуляторы HPUSB И USB JTAG, которые не поддерживают функцию определения уровней (VDDIO autosensing), то можете подключить вывод 5 напрямую к сигналу BTMS контроллера пограничного сканирования без дополнительного верхнего подтягивающего резистора.

Примечание: VDDIO это напряжение питания цепей ввода/вывода DSP, но не напряжение питания ядра DSP. Поэтому, если Вы используете функцию автоматическое определение уровня напряжения VDDIO (VDDIO autosensing), то убедитесь, что подключаете pull-up вывода 5 к нужной шине питания VDDIO. Только эмулятор HPPCI JTAG использует автоматическое определение уровня напряжения с помощью вывода 5. Вывод 5 эмуляторов USB и HPUSB JTAG поддерживает только функцию BTMS.

Вывод 5 может использоваться для маршрутизации сигнала TMS опционального (т. е. этот контроллер может не присутствовать на кристалле процессора DSP, но обычно он присутствует) контроллера пограничного сканирования, когда эмулятор JTAG ICE не подключен к коннектору JTAG, и между выводами 5 и 6 этого коннектора JTAG установлена перемычка.

Вы можете подключить эмулятор HPUSB или USB JTAG к отлаживаемой плате, разработанной в расчете на использованием эмулятора HPPCI JTAG с функцией VDDIO autosensing. В эмуляторах HPUSB или USB JTAG, не имеющих функции VDDIO autosensing, вывод 5 коннектора не подключен внутри адаптера эмулятора, поэтому резистор pull-up и сигнал VDDIO никак не повлияют в худшую сторону на работу этих эмуляторов. Пороги напряжения для отлаживаемого процессора при использовании эмуляторов HPUSB или USB JTAG устанавливаются в среде VisualDSP++® при настройке сессии отладки (с помощью окон диалога Session Wizard).

Примечание: когда используется эмулятор HPPCI JTAG, то следует убедиться, что сигнал BTMS на выводе 5 не управляется локальным контроллером пограничного сканирования, когда JTAG ICE подключен к коннектору JTAG. Ошибочное отсутствие изоляции сигнала BTMS, когда JTAG ICE подключен, привет к непредсказуемому поведению JTAG ICE из-за возможного некорректного анализа напряжения на выводе 5. Как показано на рис. 8 и рис. 9, Вы можете изолировать сигнал BTMS с помощью перемычки или буфера. Когда используется буфер, его выход должен быть запрещен (выключен), когда подключен JTAG ICE.

Здесь описывается, как разработать интерфейс адаптера эмулятора JTAG, когда имеется только один отлаживаемый процессор DSP, и на плате системы нет локального контроллера пограничного сканирования.

Как показано на рис. 6, когда на системе с процессором DSP нет на печатной плате контроллера пограничного сканирования, или когда DSP не включается в цепочку локального контролера пограничного сканирования, то все выводы сигналов пограничного сканирования (за исключением вывода 5) должны быть притянуты с земле, когда используется эмулятор HPPCI JTAG. Вывод 5, сигнал BTMS/VDDIO, требуется для адаптера эмулятора HPPCI JTAG для автоматического определения напряжения цепей ввода/вывода (I/O voltage, VDDIO) отлаживаемого процессора DSP.

Отлаживаемые системы с одним процессором DSP и длиной трасс от процессора до выводов коннектора JTAG менее 6 дюймов (152 мм) не требуют применения буферов сигналов JTAG. Применяйте буфер, если это условие не выполняется, независимо от количества используемых процессоров DSP в цепочке сканирования.

Рис. 6 показывает соединения между коннектором интерфейса эмулятора JTAG и процессором DSP для одиночного отлаживаемого процессора DSP, когда на печатной плате нет локального контроллера пограничного сканирования.

Рис. 6. Один процессор (single DSP target) без локального контроллера пограничного сканирования.

На рис. 6 показаны последовательно подключенные терминирующие резисторы для сигналов TDO и EMU~, приходящих на эмулятор JTAG. Наличие этих резисторов не является обязательным. Используйте терминаторы, если трассы TDO или EMU~ между коннектором JTAG и процессором DSP длиннее 6 дюймов (152 мм).

Номинал резистора терминирования обычно равен волновому сопротивлению сигнала печатной платы (Z_PCB) минус выходное сопротивление драйвера ввода/вывода сигналов TDO или EMU~ (Z_Driver). Изначально установите значение этих резисторов в 0 Ом. Меняйте значение терминирующего сопротивления Z_Terminator на значение Z_PCB минус Z_Driver, если есть проблемы с целостностью сигналов, наблюдаемые при работе эмулятора JTAG. Может потребоваться подстройка значения резистора терминирования несколько меньше или больше, чем Z_Terminator, в зависимости от качества прохождения сигналов. Размещайте резисторы терминирования как можно ближе к процессору DSP, насколько это возможно.

Примечание: в предыдущих версиях этого документа было указано наличие pull-up резисторов на сигналах TMS, TCK и TDI. Мощные драйверы буферов CMOS, используемые в эмуляторе, делают эти резисторы ненужными.

Здесь описывается, как разработать интерфейс адаптера эмулятора JTAG, когда имеется несколько отлаживаемых процессоров DSP, и на плате системы нет контроллера пограничного сканирования.

Как показано на рис. 7, отлаживаемые системы с несколькими DSP в цепочке, когда на плате нет локального контроллера пограничного сканирования, должны притягивать все выводы пограничного сканирования (кроме вывода 5) к земле, когда используется эмулятор HPPCI JTAG. Вывод 5, сигнал BTMS/VDDIO, требуется для адаптера эмулятора HPPCI JTAG для автоматического определения напряжения цепей ввода/вывода (I/O voltage, VDDIO) отлаживаемого процессора DSP.

Как показано на рис. 7, отлаживаемые системы, у которых больше одного DSP в цепочке сканирования, когда не используется локальный контроллер пограничного сканирования, могут потребовать применения буферизации сигналов. Рис. 7 показывает соединения между коннектором эмулятора JTAG и отлаживаемой системой с несколькими DSP без локального контроллера пограничного сканирования.

Для отлаживаемых систем с уровнями сигналов 5V применяйте буфер сигнала TCK с крутыми перепадами сигнала на выходе, высокой нагрузочной способностью, минимальной задержкой между входом и выходом, сдвоенный с разветвлением сигнала 1-к-5 типа IDT49FCT805 (или его эквивалент), и применяйте буфер для сигналов TMS, TDI, TRST~, TDO и EMU~ типа 74AC11244 (или эквивалентный).

Для низковольтных систем с уровнями 3.3V применяйте буфер сигнала TCK с крутыми перепадами сигнала на выходе, высокой нагрузочной способностью, минимальной задержкой между входом и выходом, сдвоенный с разветвлением сигнала 1-к-5 типа IDT49FCT3805E (или аналогичный), и применяйте для сигналов TMS, TDI, TRST~, TDO и EMU~ буфер типа 74AVC16244 (или эквивалентный).

Для систем с очень низкими уровнями сигналов 2.5V / 1.8V применяйте буфер сигнала TCK с крутыми перепадами сигнала на выходе, высокой нагрузочной способностью, минимальной задержкой между входом и выходом, сдвоенный с разветвлением сигнала 1-к-5 типа IDT5T9050 (или его эквивалент), и применяйте для сигналов TMS, TDI, TRST~, TDO и EMU~ буфер типа 74AVC16244 (или эквивалентный).

Рис. 7. Несколько процессоров DSP без локального контроллера пограничного сканирования.

На рис. 7 показаны последовательно подключенные терминирующие резисторы для сигналов TDO и EMU~, приходящих на эмулятор JTAG. Наличие этих резисторов не является обязательным. Используйте терминаторы, если трассы TDO или EMU~ между коннектором JTAG и процессором DSP длиннее 6 дюймов (152 мм).

Номинал резистора терминирования обычно равен волновому сопротивлению сигнала печатной платы (Z_PCB) минус выходное сопротивление драйвера ввода/вывода сигналов TDO или EMU~ (Z_Driver). Изначально установите значение этих резисторов в 0 Ом. Меняйте значение терминирующего сопротивления Z_Terminator на значение Z_PCB минус Z_Driver, если есть проблемы с целостностью сигналов, наблюдаемые при работе эмулятора JTAG. Может потребоваться подстройка значения резистора терминирования несколько меньше или больше, чем Z_Terminator, в зависимости от качества прохождения сигналов. Размещайте резисторы терминирования как можно ближе к процессору DSP, насколько это возможно.

Чтобы минимизировать длительность перепада уровней логики для сигналов TMS, TDI, TRST~, TDO и EMU~, убедитесь, что они приходят от одного корпуса. Для сигналов TCK используйте драйвер с высокой нагрузочной способностью. Эти драйверы должны браться от одного выделенного корпуса микросхемы, которая не применяется для других сигналов TMS, TDI, TRST~, TDO или EMU~.

Разведите все проводники сигналов коннектора эмулятора JTAG как группу сигналов, используя по возможности одинаковую длину проводников для этих цепей. Обеспечьте хорошую изоляцию от других сигналов в контексте наводок перекрестных помех (crosstalk isolation), особенно от тактовых сигналов.

Ограничьтесь количеством нагрузок (подключенных параллельно процессоров DSP) сигналов TMS, TRST~ и EMU~ не более восьми. Ограничьтесь количеством параллельных нагрузок для буферизованных сигналов TCK одной нагрузкой. Дополнительные нагрузки (процессоры DSP) должны использовать другой буфер для поддержки дополнительного количества (до 8) подключенных процессоров.

Примечание: в предыдущих версиях этого документа было указано наличие pull-up резисторов на сигналах TMS, TCK и TDI. Мощные драйверы буферов CMOS, используемые в эмуляторе, делают эти резисторы ненужными.

Не рекомендуется использовать больше 16 физических устройств на одной цепочке сканирования интерфейса JTAG. В этом случае самым лучшим решением проблемы будет разбиение большого количества (>16) физических устройств на независимые цепочки меньшего размера. Например, если в системе имеется 20 устройств JTAG, то можно их разбить на 2 цепочки по 10 устройств в каждой, и для каждой цепочки организовать отдельный коннектор JTAG с отдельными буферами. Если это невозможно, то попробуйте добавить перемычки для уменьшения количества дополнительных микросхем и коннекторов, сделать отдельные цепочки сканирования для отладки программы и для тестирования схемы. Уделите особое внимание трассировке печатной платы, чтобы минимизировать влияние линий передачи сигналов.

Здесь описывается, как разработать интерфейс адаптера эмулятора JTAG, когда имеется только один отлаживаемый процессор DSP, и на печатной плате системы разведен и распаян локальный контроллер пограничного сканирования. Соответствующее подключение процессора к коннектору эмулятора JTAG показано на рис. 8.

Если у вашей отлаживаемой системы имеется опциональный контроллер пограничного сканирования, и Вы подключаете эмулятор HPPCI JTAG, то понадобится изолировать сигнал BTMS от напряжения вывода BTMS/VDDIO до запуска программного обеспечения эмулятора. См. на рис. 8, где показано, как при эмуляции JTAG можно изолировать вывод 5 кабеля эмулятора HPPCI JTAG от логики локального контроллера пограничного сканирования с использованием перемычки или буфера с тремя состояниями выхода.

Вы должны обязательно предоставить метод изоляции сигнала BTMS на Вашем отлаживаемом процессоре от вывода BTMS/VDDIO на кабеле эмулятора JTAG, когда подключен эмулятор HPPCI JTAG. Изоляция должна действовать перед тем, как запущено программное обеспечение эмулятора HPPCI JTAG. Эта изоляция предотвратит неправильное состояние сигнала BTMS локального контроллера пограничного сканирования, которое будет мешать логике автоматического анализа уровней сигналов, которая имеется в адаптере эмулятора HPPCI JTAG.

Управление соединением между локальным контроллером пограничного сканирования и DSP осуществляется установкой или снятием перемычек между локальным контроллером пограничного сканирования и сигналами эмуляции DSP JTAG. Локальные сигналы пограничного сканирования включают BTMS, BTCK, BTDI и BTRST~. Сигналы эмуляции DSP JTAG: TMS, TCK, TDI и TRST~ подключаются к локальным сигналам пограничного сканирования с использованием перемычек на коннекторе эмулятора JTAG, как показано на рис. 8.

В момент включения питания на выводе TRST~ должен быть импульс лог. 0, когда используется локальный контроллер пограничного сканирования, и он должен удерживаться на уровне лог. 0, когда локальный контроллер пограничного сканирования и эмулятор JTAG не используются. Рис. 8 показывает, как должен управляться TRST~, когда отлаживаемое устройство использует локальный контроллер пограничного сканирования.

Если в отлаживаемой системе имеется локальный контроллер пограничного сканирования, и отлаживаемая система не управляет сигналом BTRST~, то Вам понадобится управлять этим сигналом с помощью дополнительной логики. Эта дополнительная логика должна гарантировать, что сигнал BTRST~ получает импульс лог. 0 только в момент сброса при включении питания (power-on reset). Сигнал должен получить уровень лог. 1 все остальное время при локальном пограничном сканировании. Это предотвратит от удерживания сигнала в лог. 0 длительное время по время проведения тестов пограничного сканирования.

Удерживайте DSP TAP в состоянии постоянного сброса путем притягивания сигнала BTRST~ к лог. 0 с помощью перемычки или резистора pull-down, чтобы предотвратить процессор DSP от выполнения локального пограничного сканирования.

Резистор 4.7 кОм pull-down на сигнале TRST~, показанный на рис. 8, не должен использоваться в отлаживаемых системах, которые имеют локальный контроллер пограничного сканирования, и не управляют сигналом TRST~. DSP JTAG TAP будет удерживаться в состоянии сброса, когда применяется этот pull-down резистор, если его влияние не может быть отменено.

Рис. 8 показывает соединения между коннектором эмулятора JTAG и DSP для одиночного отлаживаемого DSP в системе с локальным контроллером пограничного сканирования.

Перемычки можно заменить резисторами на 0 Ом в процессе производства, когда осуществляется выпуск готовых изделий. Если Вы планируете использовать ту же самую ревизию печатной платы и для отладки и для поставки готовых изделий, выполните дизайн печатной платы системы таким образом, чтобы он учитывал как коннектор JTAG, так и наличие резисторов поверхностного монтажа. Во время отладки должен быть запаян коннектор JTAG, и он должен быть таким, как показано на рис. 1, и в готовых изделиях должны быть запаяны резисторы для поверхностного монтажа.

Буферизация не требуется для систем с одним процессором DSP, когда длина дорожек коннектора эмулятора JTAG на печатной плате меньше 6 дюймов (152 мм). Применяйте буфер, если это условие не выполняется, независимо от количества используемых процессоров DSP в цепочке сканирования.

На рис. 8 показаны последовательно подключенные терминирующие резисторы для сигналов TDO и EMU~, приходящих на эмулятор JTAG. Наличие этих резисторов не является обязательным. Используйте терминаторы, если трассы TDO или EMU~ между коннектором JTAG и процессором DSP длиннее 6 дюймов (152 мм).

Номинал резистора терминирования обычно равен волновому сопротивлению сигнала печатной платы (Z_PCB) минус выходное сопротивление драйвера ввода/вывода сигналов TDO или EMU~ (Z_Driver). Изначально установите значение этих резисторов в 0 Ом. Меняйте значение терминирующего сопротивления Z_Terminator на значение Z_PCB минус Z_Driver, если есть проблемы с целостностью сигналов, наблюдаемые при работе эмулятора JTAG. Может потребоваться подстройка значения резистора терминирования несколько меньше или больше, чем Z_Terminator, в зависимости от качества прохождения сигналов. Размещайте резисторы терминирования как можно ближе к процессору DSP, насколько это возможно.

Примечание: в предыдущих версиях этого документа было указано наличие pull-up резисторов на сигналах TMS, TCK и TDI. Мощные драйверы буферов CMOS, используемые в эмуляторе, делают эти резисторы ненужными.

Рис. 8. Один процессор DSP в системе с локальным контроллером пограничного сканирования.

Здесь описывается, как разработать интерфейс адаптера эмулятора JTAG, когда имеется несколько отлаживаемых процессоров DSP, и на печатной плате системы разведен и распаян локальный контроллер пограничного сканирования. Соответствующее подключение процессоров DSP с подключением сигналов логики пограничного сканирования к выводам коннектора эмулятора JTAG показано на рис. 9.

Перемычки можно заменить резисторами на 0 Ом в процессе производства, когда осуществляется выпуск готовых изделий. Если Вы планируете использовать ту же самую ревизию печатной платы и для отладки и для поставки готовых изделий, выполните дизайн печатной платы системы таким образом, чтобы он учитывал как коннектор JTAG, так и наличие резисторов поверхностного монтажа. Во время отладки должен быть запаян коннектор JTAG, и он должен быть таким, как показано на рис. 1, и в готовых изделиях должны быть запаяны резисторы для поверхностного монтажа.

Если у вашей отлаживаемой системы имеется опциональный контроллер пограничного сканирования, и Вы подключаете эмулятор HPPCI JTAG, то понадобится изолировать сигнал BTMS от напряжения вывода BTMS/VDDIO до запуска программного обеспечения эмулятора. См. на рис. 9, где показано, как при эмуляции JTAG можно изолировать вывод 5 кабеля эмулятора HPPCI JTAG от логики локального контроллера пограничного сканирования с использованием перемычки или буфера с тремя состояниями выхода.

Вы должны обязательно предоставить метод изоляции сигнала BTMS на Вашем отлаживаемом процессоре от вывода BTMS/VDDIO на кабеле эмулятора JTAG, когда подключен эмулятор HPPCI JTAG. Изоляция должна действовать перед тем, как запущено программное обеспечение эмулятора HPPCI JTAG. Эта изоляция предотвратит неправильное состояние сигнала BTMS локального контроллера пограничного сканирования, которое будет мешать логике автоматического анализа уровней сигналов, которая имеется в адаптере эмулятора HPPCI JTAG.

Управление соединением между локальным контроллером пограничного сканирования и DSP осуществляется установкой или снятием перемычек между локальным контроллером пограничного сканирования и сигналами эмуляции DSP JTAG. Локальные сигналы пограничного сканирования включают BTMS, BTCK, BTDI и BTRST~. Сигналы эмуляции DSP JTAG: - TMS, TCK, TDI и TRST~ подключаются к локальным сигналам пограничного сканирования с использованием перемычек на коннекторе эмулятора JTAG, как показано на рис. 9.

В момент включения питания на выводе TRST~ должен быть импульс лог. 0, когда используется локальный контроллер пограничного сканирования, и он должен удерживаться на уровне лог. 0, когда локальный контроллер пограничного сканирования и эмулятор JTAG не используются. Рис. 9 показывает, как должен управляться TRST~, когда отлаживаемое устройство использует локальный контроллер пограничного сканирования.

Если в отлаживаемой системе имеется локальный контроллер пограничного сканирования, и отлаживаемая система не управляет сигналом BTRST~, то Вам понадобится управлять этим сигналом с помощью дополнительной логики. Эта дополнительная логика должна гарантировать, что сигнал BTRST~ получает импульс лог. 0 только в момент сброса при включении питания (power-on reset). Сигнал должен получить уровень лог. 1 все остальное время при локальном пограничном сканировании. Это предотвратит от удерживания сигнала в лог. 0 длительное время по время проведения тестов пограничного сканирования.

Удерживайте DSP TAP в состоянии постоянного сброса путем притягивания сигнала BTRST~ к лог. 0 с помощью перемычки или резистора pull-down, чтобы предотвратить процессор DSP от выполнения локального пограничного сканирования. 

Резистор 4.7 кОм pull-down на сигнале TRST~, показанный на рис. 9, не должен использоваться в отлаживаемых системах, которые имеют локальный контроллер пограничного сканирования, и не управляют сигналом TRST~. DSP JTAG TAP будет удерживаться в состоянии сброса, когда применяется этот pull-down резистор, если его влияние не может быть отменено.

Как показано на рис. 9, отлаживаемые системы, в которых используется больше одного DSP в цепочке сканирования, и которые используют контроллер пограничного сканирования, требуют применения буферизации. Рис. 9 показывает соединения между коннектором эмулятора JTAG и буферами с отлаживаемой системой, где применено несколько процессоров DSP с локальным контроллером пограничного сканирования.

Для отлаживаемых систем с уровнями сигналов 5V применяйте буфер сигнала TCK с крутыми перепадами сигнала на выходе, высокой нагрузочной способностью, минимальной задержкой между входом и выходом, сдвоенный с разветвлением сигнала 1-к-5 типа IDT49FCT805 (или его эквивалент), и применяйте буфер для сигналов TMS, TDI, TRST~, TDO и EMU~ типа 74AC11244 (или эквивалентный).

Для низковольтных систем с уровнями 3.3V применяйте буфер сигнала TCK с крутыми перепадами сигнала на выходе, высокой нагрузочной способностью, минимальной задержкой между входом и выходом, сдвоенный с разветвлением сигнала 1-к-5 типа IDT49FCT3805E (или аналогичный), и применяйте для сигналов TMS, TDI, TRST~, TDO и EMU~ буфер типа 74AVC16244 (или эквивалентный).

Для систем с очень низкими уровнями сигналов 2.5V / 1.8V применяйте буфер сигнала TCK с крутыми перепадами сигнала на выходе, высокой нагрузочной способностью, минимальной задержкой между входом и выходом, сдвоенный с разветвлением сигнала 1-к-5 типа IDT5T9050 (или его эквивалент), и применяйте для сигналов TMS, TDI, TRST~, TDO и EMU~ буфер типа 74AVC16244 (или эквивалентный).

На рис. 9 показаны последовательно подключенные терминирующие резисторы для сигналов TDO и EMU~, приходящих на эмулятор JTAG. Наличие этих резисторов не является обязательным. Используйте терминаторы, если трассы TDO или EMU~ между коннектором JTAG и процессором DSP длиннее 6 дюймов (152 мм).

Номинал резистора терминирования обычно равен волновому сопротивлению сигнала печатной платы (Z_PCB) минус выходное сопротивление драйвера ввода/вывода сигналов TDO или EMU~ (Z_Driver). Изначально установите значение этих резисторов в 0 Ом. Меняйте значение терминирующего сопротивления Z_Terminator на значение Z_PCB минус Z_Driver, если есть проблемы с целостностью сигналов, наблюдаемые при работе эмулятора JTAG. Может потребоваться подстройка значения резистора терминирования несколько меньше или больше, чем Z_Terminator, в зависимости от качества прохождения сигналов. Размещайте резисторы терминирования как можно ближе к процессору DSP, насколько это возможно.

Чтобы минимизировать длительность перепада уровней логики для сигналов TMS, TDI, TRST~, TDO и EMU~, убедитесь, что они приходят от одного корпуса. Для сигналов TCK используйте драйвер с высокой нагрузочной способностью. Эти драйверы должны браться от одного выделенного корпуса микросхемы, которая не применяется для других сигналов TMS, TDI, TRST~, TDO или EMU~.

Разведите все проводники сигналов коннектора эмулятора JTAG как группу сигналов, используя по возможности одинаковую длину проводников для этих цепей. Обеспечьте хорошую изоляцию от других сигналов в контексте наводок перекрестных помех (crosstalk isolation), особенно от тактовых сигналов.

Ограничьтесь количеством нагрузок (подключенных параллельно процессоров DSP) сигналов TMS, TRST~ и EMU~ не более восьми. Ограничьтесь количеством параллельных нагрузок для буферизованных сигналов TCK одной нагрузкой. Дополнительные нагрузки (процессоры DSP) должны использовать другой буфер для поддержки дополнительного количества (до 8) подключенных процессоров.

Примечание: в предыдущих версиях этого документа было указано наличие pull-up резисторов на сигналах TMS, TCK и TDI. Мощные драйверы буферов CMOS, используемые в эмуляторе, делают эти резисторы ненужными.

Не рекомендуется использовать больше 16 физических устройств на одной цепочке сканирования интерфейса JTAG. В этом случае самым лучшим решением проблемы будет разбиение большого количества (>16) физических устройств на независимые цепочки меньшего размера. Например, если в системе имеется 20 устройств JTAG, то можно их разбить на 2 цепочки по 10 устройств в каждой, и для каждой цепочки организовать отдельный коннектор JTAG с отдельными буферами. Если это невозможно, то попробуйте добавит перемычки для уменьшения количества дополнительных микросхем и коннекторов, чтобы сделать отдельные цепочки сканирования для отладки программы и для тестирования схемы. Уделите особое внимание трассировке печатной платы, чтобы минимизировать влияние линий передачи сигналов.

Рис. 9. Несколько отлаживаемых процессоров DSP, когда в системе разведен локальный контроллер пограничного сканирования.

Здесь приведено короткое описание спецификации IEEE 1149.1 (JTAG) и концепции технологии пограничного тестирования (Boundary Scan) для пользователей, которые незнакомы с этими темами.

[Стандарт IEEE Std. 1149.1 (JTAG)]

Поскольку печатные платы стали очень плотными, с минимальными расстояниями между деталями, с наличием компонентов в многовыводных корпусах PGA и BGA, то традиционные методы проверки с использованием матричных контактных полей и внутрисхемных тестов стали очень сложными для реализации или вовсе невозможными. Понадобилась разработка нового метода, который позволил бы тестировать эти сложные электронные узлы. Чтобы решить проблему, в 1980 годах организация Joint Test Action Group (JTAG) разработала спецификацию IEEE Std. 1149.1, в которой использовалась так называемая технология пограничного сканирования, предназначенная для тестирования соединений на печатных платах с детализацией до отдельного вывода микросхемы. Этот стандарт был ратифицирован, адаптирован и впервые был представлен в 1990 году. Впоследствии были адаптированы несколько ревизий этого стандарта, включая ревизию 1993 года 1149.1a, и дополнение спецификации 1994 года, вводящую язык описания пограничного тестирования (boundary scan descriptive language, сокращенно BSDL). Компании, которые интегрировали IEEE Std. 1149.1 в свою продукцию (микросхемы) с целью проверки печатных плат и компонентов схемы, расширили дальнейшее использование JTAG для программирования устройств FPGA, загрузки микрокода, внутрисхемной эмуляции для отладки программ и т. д.

[Пограничное сканирование: что это такое?]

Технология пограничного сканирования (Boundary Scan) предоставляет метод тестирования внутренних соединений на печатной плате без необходимости применения физических щупов наподобие матричного контактного поля. С помощью использования внутренних ячеек пограничного сканирования с возможностью мультиплексирования функций выводов и защелки их состояния, данные в последовательном формате могут как вдвигаться в микросхему и попадать на выводы ножек, так и выдвигаться из микросхемы, что позволяет анализировать уровни на её ножках. Каждая ячейка пограничного сканирования использует свой собственный мультиплексор и логику защелки, подключенную к выводу устройства, и все эти ячейки соединены друг с другом, формируя последовательную цепочку. Эта цепочка включает ячейки пограничного сканирования для всех или некоторых выводов устройства (определяется пользователем) которые подключены к другим устройствам (определяется пользователем) на печатной плате.

Рис. 10. Диаграмма реализации технологии Boundary Scan.

На рис. 10 показана схема реализации части спецификации IEEE Std. 1149.1, которая соединила бы отдельные ячейки пограничного сканирования и логику контроллера JTAG. Выводы TDI, TCK, TMS, TDO и опциональный (его наличие не обязательно) вывод TRST~ предоставляет порт доступа для тестирования (test access port, TAP) для сдвига (под управлением тактов TCK) данных внутрь микросхемы (через вывод TDI) и из микросхемы (через вывод TDO) по алгоритму которым управляет вывод TMS. Внешнее устройство, которое управляет сигналами TCK, TMS и TDI, также может сбросить контроллер TAP переводом в лог. 0 опционального вывода TRST~. Данные возвращаются во внешнее устройство, которое управляет всей работой TAP, через вывод TDO.

Вместе с операциями пограничного сканирования компания Analog Devices использует контроллер TAP для доступа к выделенным внутренним регистрам с ячейками сканирования JTAG, чтобы вдвигать данные в процессор DSP и из него, предоставляя порт доступа для эмуляции (отладки программы). Analog Devices не включает опциональный вывод TRST~ во все свои текущие реализации логики DSP JTAG TAP, и также использует специальный вывод для управления эмуляцией (emulation control pin, EMU~), который не определен в стандарте IEEE Std. 1149.1.

Если Вы хотите получить больше информации о том, как работает стандарт IEEE Std. 1149.1, то можете посетить соответствующий сайт http://standards.ieee.org/.

Примечание: также см. [3], где описан интерфейс JTAG процессора ADSP-BF538 в контексте пограничного сканирования, а также замечательную статью Иосифа Каршенбойма "JTAG тестирование", которая была опубликована журналом "СОВРЕМЕННАЯ ЭЛЕКТРОНИКА" в 2007 году (статью в формате PDF можно скачать по ссылке [5]).