Таймер - очень важное периферийное устройство в наборе внутренней аппаратуры микроконтроллера. Количество таймеров и их функциональных возможностей отличается от одного семейства микроконтроллеров STM32 к другому, однако все же у большинства таймеров есть общие функции и рабочие режимы.

Таймер STM32 разрабатывался как краеугольный камень большинства встраиваемых приложений: он используется для самых разных задач от управления двигателями до генерации периодических событий в приложениях. Спецификации таймера доступны во всех руководствах STM32, и информации по таймерам очень много из-за их широких функциональных возможностей.

Назначение этого руководства (перевод [1]) - дать простое и ясное описание базовых функций и рабочих режимов таймеров STM32 общего назначения. Это так называемые general-purpose таймеры (сокращенно GP). Этот документ сопровождает спецификации периферийных устройств таймеров STM32, доступных в руководстве по каждой конкретной серии микроконтроллеров STM32.

Примечание: расшифровку некоторых непонятных терминов и сокращений можно найти в статье [5].

Этот документ поделен на 2 основные части:

• Первая часть представляет базовые функции таймеров STM32 и простыми словами объясняет некоторые специальные функции, которые обычно используются в приложениях таймеров.
• В последующих секциях уделено внимание описанию определенных сценариев использования таймера STM32. Здесь будет предоставлено более глубокое описание основных функций таймера STM32, используемых для создания демонстрационного приложения. Здесь также будет описана архитектура используемого исходного кода.

В этом документе обсуждаются только простые вопросы, и не будут затронуты такие сложные темы, как приложения управления двигателями. Информация, представленная здесь, применима к следующим сериям микроконтроллеров STM32:

STM32F0, STM32F1, STM32F2, STM32F3, STM32F4, STM32F7, STM32L0, STM32L1, STM32L1W, STM32L4.

[Базовые рабочие режимы GP-таймеров]

Все микроконтроллеры STM32 оборудованы как минимум одним таймером, и многие из них имеют в своем составе периферии таймеры нескольких типов. В этом документе рассматриваются обычные таймеры (general purpose, GP-таймеры). GP-таймеры можно отличить от таймеров других типов по имени в руководстве микроконтроллера STM32.

В документации микроконтроллеров STM32 GP-таймер именуется как "TIMx timer", где "x" может быть любым числом, и это не отражает количество таймеров, встроенных в этот микроконтроллер. Например, микроконтроллеры серии STM32F100 имеют на борту таймер TIM17, однако общее количество таймеров в этом микроконтроллере меньше 17.

В основном через все семейства микроконтроллеров STM32 соблюдается принцип, что таймеры с одинаковым именем имеют один и тот же набор функциональных возможностей, но из этого правила есть несколько исключений. Например таймер TIM1 общий во всех сериях STM32F1, STM32F2 и STM32F4, но для специального случая семейства STM32F30x таймер TIM1 представляет несколько больший набор функций, чем таймер TIM1 в других семействах.

GP-таймеры, встроенные в микроконтроллеры STM32, используют одинаковую основную структуру; они отличаются только уровнем функций, встроенных в определенный таймер.

Периферийные устройства таймеров можно классифицировать следующим образом:

• Продвинутые таймеры, такие как TIM1 и TIM8.
• GP-таймеры, наподобие TIM2 и TIM3.
• Таймеры с облегченной конфигурацией, такие как TIM9, TIM10, TIM12 и TIM16.
• Базовые таймеры, такие как TIM6 и TIM7.

Апноут AN4013 [2] дает подробное описание периферийных устройств таймеров STM32 по всем различным семействам микроконтроллеров STM32.

TIM1. На рис. 1 блок-схемы таймера TIM1 показаны его четыре основных блока:

1. Блок контроллера master/slave.
2. Блок базы времени.
3. Блок каналов таймера.
4. Блок функции Break.

Рис. 1. Блок-схема внутреннего устройства таймера TIM1.

Блок контроллера master/slave. Блок master/slave предоставляет блок базового времени, отсчитывающий импульсы тактов (например CK_PSC), а также сигнал управления направлением счета. Этот блок в основном предоставляет управляющие сигналы для блока базового времени.

Контроллер master/slave применяет правильную конфигурацию счета для блока базового времени, основываясь на конфигурации master/slave; он также оценивает реальный статус счета.

Например, если таймер сконфигурирован в одном из режимов энкодера путем записи в управляющее битовое поле SMS регистра TIMx_SMCR, то сигнал подсчитываемых импульсов и сигнал управления направлением счета будет вычисляться на основе состояния входных сигналов фаз энкодера TI1FP1 и TI2FP2.

Контроллер master/slave обрабатывает синхронизацию между таймерами. Этот блок может быть сконфигурирован для вывода сигнала синхронизации (сигнал TRGO) рядом с определенным внутренним событием таймера. Он может быть сконфигурирован также для управления счетчиком базового времени в функции внешних событий (наподобие внутренних событий других таймеров или внешних сигналов).

Можно сконфигурировать один slave-таймер для инкремента своего счетчика, базируясь на событиях master-таймера, таких как его обновление. В этом примере событие master-таймера сигнализирует блок контроллера master/slave. Этот управляющий блок использует сигнал выхода master-таймера TRGO. Сигнал выхода master-таймера TRGO подключается как входной сигнал slave-таймера TRGI. Блок контроллера master/slave slave-таймера конфигурируется для использования входного сигнала TRGI в качестве источника тактов для инкремента счетчика таймера slave-таймера.

Не у всех таймеров STM32 есть функция контроллера master/slave. В таймере TIM1, который дан для примера, встроен полный функционал master/slave; в сравнении с ним базовые таймеры TIM6 и TIM7 имеют самый простой контроллер master/slave. У контроллера master/slave таймеров TIM6 и TIM7 нет управляющего поля бит.

Для таймеров TIM6 и TIM7 счетчик базы времени всегда считает вверх, без сброса содержимого по внешним событиям. Нельзя их тактировать ни от другого источника тактов, ни от внутренних тактов.

Блок базы времени. Блок базы времени сделан на основе счетчика вместе с каскадом прескалера и счетчиком повторений. Тактовый сигнал поступает в блок базы времени, проходя через каскад прескалера перед тем, как достичь счетчика базы времени.

В зависимости от содержимого регистра прескалера таймера TIMx_PSC, частота считаемых импульсов может быть снижена перед тем, как достичь стадии счетчика. Сигнал на выходе прескалера является тактовым сигналом счета, который поступает на каскад счетчика.

Счетчик таймера управляется двумя регистрами:

• TIMx_CNT, используется для чтения и записи содержимого счетчика таймера.
• TIMx_ARR, содержит значение для автоматической перезагрузки счетчика таймера.

Автоматическая перезагрузка счетчика работает следующим образом. Если счетчик таймера считает вверх, и достиг значения содержимого регистра TIMx_ARR, то счетчик таймера сбрасывается и начинается новый цикл счета. Если счетчик считает вниз, и достиг нуля, то в счетчик загружается значение из регистра TIMx_ARR, и начинается новый цикл счета.

Каждый раз, когда начинается новый цикл счета, срабатывает "событие обновления" таймера, пока счетчик повторений (repetition counter) равен 0. Если счетчик повторений не равен 0, то событие обновление не сработает, но перезапустится новый цикл счета, и содержимое счетчика повторений уменьшится на 1. Когда содержимое счетчика повторений достигнет нуля, произойдет событие обновления, и в счетчик повторений загрузится значение, сохраненное в регистре TIMx_RCR.

Не у всех таймеров STM32 есть счетчик повторений. Если его нет, то таймер ведет себя так, как если бы счетчик повторений был всегда равен 0.

Блок канала таймера. Каналы таймера это рабочие элементы таймера, с помощью них таймер взаимодействует с внешним аппаратным окружением. В целом каналы таймера отображаются на внешние выводы микроконтроллера STM32, с некоторыми исключениями, такими как каналы 5 и 6 таймера TIM1 семейства микроконтроллеров STM32F30x. Канал таймера, отображенный на вывод микроконтроллера STM32, может использоваться либо как вход, либо как выход.

Когда вывод сконфигурирован как выход, канал используется для генерации сигналов. Пока канал сконфигурирован в режиме выхода, содержимое регистра канала TIMx_CCRy сравнивается с содержимым счетчика таймера. На основе этого постоянного логического сравнения и сконфигурированного подрежима выхода (наподобие PWM1 mode или Inactive mode), канал таймера либо устанавливает, либо сбрасывает флаг OCyREF, и его значение поступает на каскад выхода канала. Каскад выхода применяет набор уточняющих операций к сигналу OCyREF, базируясь на наборе сконфигурированных параметров (наподобие полярности канала или генерации интервала dead-time, и других параметров).

Выходной сигнал каскада выхода отображается на выводы микроконтроллера как их альтернативная функция порта. Обратите внимание, что некоторые каскады выхода каналов таймера, как показано на рис. 2, могут быть организованы как два комплементарных сигнала (это используется для управления плечами силового моста).

Рис. 2. Блок-схема канала таймера, когда он сконфигурирован на вывод.

Управляющие битовые поля для такого выходного каскада обеспечивают средства настройки каждого выходного сигнала по отдельности (наподобие разрешения/запрета сигнала на выходе или настройки полярности).

Когда канал сконфигурирован на вход, он может использоваться для запоминания меток времени в моменты переходов уровня внешнего сигнала - либо по его нарастанию уровня, либо по спаду, либо по обоим перепадам. Для поддержки этой функции вход канала отображается на один из выводов микроконтроллера.

Некоторые входы канала таймера также могут отображаться на некоторые внутренние сигналы чипа, например на выход генератора - с целью калибровки частоты. На вход канала таймера TIy обрабатывается схемой кондиционирования сигнала, что показано на рис. 3. Схема кондиционирования включает каскад фильтрации и детектор перепада. Каскад фильтра вырезает импульсы, длительность которых меньше сконфигурированной. Детектор перепада определяет, присутствует ли на нужном входе после фильтрации активный перепад уровня.

Рис. 3. Блок-схема канала таймера, когда он сконфигурирован на ввод.

Конфигурация активного перепада устанавливается путем настройки битовых полей полярности в регистре TIMx_CCER. Схема кондиционирования выводит два сигнала:

• TIyFPy: входной сигнал таймера TIy, который был отфильтрован, и у которого был детектирован активный перепад в зависимости от полярности канала таймера “y”.
• TIyFPz: всегда входной сигнала таймера TIy, который был отфильтрован, но на котором был определен активный перепад в зависимости от полярности канала таймера “z”.

Сигнал TIyFPz перенаправляется на вход прескалера канала “z”, где сигнал TIzFPy перенаправляется на вход прескалера канала “y”, как показано на рис. 3 выше. Перекрестное переключение фильтрованных входных сигналов очень полезно для фиксации моментов времени как для нарастания уровня, так и для спада уровня входного сигнала (применяется для реализации приложений оценки ШИМ).

Каждый канал таймера может быть сконфигурирован в один из трех возможных режимов. Каждый входной режим соответствует одному из возможных трех входов мультиплексора прескалера, подключенного к прескалеру канала таймера. Битовое поле CCyS влияет на поведение таймера, если он сконфигурирован в режиме вывода (наподобие CCyS[1:0] = 00), или если он сконфигурирован в одном из режимов ввода (когда биты CCyS[1:0] отличаются от 00).

Те же самые регистры таймера TIMx_CCMRn (n может быть любым числом, но обычно это 1 или 2) используются для конфигурирования каналов таймера на ввод или вывод. Некоторые управляющие битовые поля регистров TIMx_CCMRn по-разному интерпретируются в зависимости от конфигурации канала, режимов ввода или вывода.

Прескалер канала таймера может быть сконфигурирован для снижения частоты активных перепадов, детектированных на входе таймера TIy. Детектирование активного перепада на выходе прескалера приводит к переносу содержимого счетчика таймера в регистр “y” канала таймера TIMx_CCRy.

Содержимое регистра “y” канала таймера TIMx_CCRy это метка времени последнего детектированного активного перепада на выходе прескалера канала “y”. Это метка времени последнего детектированного активного перепада на входе таймера TIy, если прескалер канала “y” сконфигурирован не снижать частоту входного сигнала (например, когда коэффициент деления прескалера = 1 и сигнал проходит через прескалер без изменений, т. е. прескалер отключен).

Блок функции Break. Функция Break встроена только в те таймеры, у которых есть комплементарные выходы. Другими словами, только те таймеры, у которых как минимум один канал снабжен комплементарными выходами, имеет функцию Break.

Функция Break действует на выходном каскаде каналов таймера в режиме вывода. Как только на входе break детектирован активный перепад, выходы каналов таймера, сконфигурированного в режиме вывода, либо выключаются, либо переводятся в предопределенное безопасное состояние. Функция Break обычно используется для реализации безопасного отключения силового моста в инверторах блоков питания в случае появления каких-то технических аномалий (например, перегрузки по току).

В апноуте AN4277 [3] предоставлено подробное описание работы функции Break в различных семействах микроконтроллеров STM32.

[Примеры конфигурирования]

Ниже представлены куски кода на языке C, показывающие базовые конфигурации таймера STM32.

Конфигурация базы времени. Реализация точного аппаратного цикла задержки на таймере TIM6. Можно для той же цели использовать любой другой таймер STM32, но был выбран TIM6, поскольку он не самый сложный. Другие таймеры могут быть зарезервированы для более сложных задач.

#define ANY_DELAY_RQUIRED 0x0FFF

/* Очистка флага события обновления: */
TIM6->SR = 0

/* Установка требуемой задержки: */

// Прескалер таймера установлен в значение 0:

// TIM6->PSC = 0;

// Если требуется более длинная задержка, то регистр прескалера

// может быть установлен в другое значение:
TIM6->ARR = ANY_DELAY_RQUIRED;

/* Запуск счета таймера */
TIM6->CR1 |= TIM_CR1_CEN;

/* Цикл до момента, когда установится флаг события обновления: */

while (!(TIM6->SR & TIM_SR_UIF));

/* Требуемая задержка времени истекла, дальше может быть

   исполняемый код пользователя. */
...

Конфигурация канала на ввод.

// Переменная для сохранения метки времени последнего

// детектированного активного перепада на входе:

uint32_t TimeStamp;

// Состояние сброса регистра ARR для таймера TIM3 равно

// 0x0000FFFF. Это должно подойти для нашего примера.

// Если нужно поменять значение ARR, то раскомментируйте

// следующую строку кода:

// TIM3->ARR = ANY_VALUE_YOU_WANT;

// Настройка канала 1 таймера TIM3 на ввод.

// Биты CC1S доступны на запись только когда канал 1 выключен.

// После сброса все каналы выключены.
TIM3->CCMR1 |= TIM_CCMR1_CC1S_0;

// Разрешение канала 1 таймера TIM3 и сохранение конфигурации

// канала по умолчанию (состояние после сброса) для полярности

// канала.
TIM3->CCER |= TIM_CCER_CC1E;

// Старт счета таймера:
TIM3->CR1 |= TIM_CR1_CEN;

// Очистка флага события захвата (Capture event flag)

// для канала 1:
TIM3->SR = ~TIM_SR_CC1IF;

// Цикл, пока не установится capture event flag:

while (!(TIM3->SR & TIM_SR_CC1IF));

// Был детектирован активный перепад, сохранение метки времени:
TimeStamp = TIM3->CCR1;

Конфигурация канала на вывод.

// Значение после сброса регистра ARR для таймера TIM3 равно

// 0x0000FFFF. Это должно подойти для нашего примера. Если

// нужно установить другое значение, то раскомментируйте

// следующую строку:

// TIM3->ARR = ANY_VALUE_YOU_WANT;

// Канал 1 таймера TIM3 после сброса сконфигурирован на вывод,

// TIM3->CC1S равен 0.

// Для выбора режима вывода ШИМ PWM2 битовое поле OC1M

// устанавливается в значение 111:
TIM3->CCMR1 |= TIM_CCMR1_OC1M_0 | TIM_CCMR1_OC1M_1 | TIM_CCMR1_OC1M_2;

// Установка скважности 50%:
TIM3->CCR1 = TIM3->ARR / 2;

// По умолчанию после сброса предзагрузка для канала 1 выключена.

// Чтобы изменить это, раскомментируйте следующую строку:

// TIM3->CCMR1 |= TIM_CCMR1_OC1PE;

// Разрешение канала 1 таймера TIM3 и сохранение конфигурации

// по умолчанию (состояние после сброса) для полярности канала:
TIM3->CCER |= TIM_CCER_CC1E;

// Старт счетчика таймера:
TIM3->CR1 |= TIM_CR1_CEN; 

[Продвинутые функции таймера STM32]

В этом разделе приведено детальное описание некоторых общих функций таймера, после этого будут даны примеры.

Каскад фильтрации. Входы таймера (наподобие входа ETR или входов каналов) снабжены каскадом фильтрации, который может быть активирован для отбрасывания внешних импульсов сигнала, длительность которых меньше желаемого порога.

Максимальная длительность фильтруемых импульсов зависит от двух параметров:

• Конфигурация каскада фильтрации относительно определенного входа таймера. Например, каскад фильтрации входа ETR конфигурируется битами ETF[3:0] регистра TIMx_SMCR. Конфигурация каскада входной фильтрации подразумевает выбор источника тактов для оцифровки входных импульсов, установки частоты выборки тактов и установки минимального времени длительности допустимого импульса в единицах тактов уже сконфигурированной частоты оцифровки входного сигнала.
• В случае источника тактов FDTS в качестве тактовой частоты оцифровки, каскад фильтрации настраивается на минимально допустимую длительность проходящего импульса записью значения в поле бит CKD[1:0] регистра TIMx_CR1. Тактовый сигнал FDTS получается из тактового сигнала таймера, и поле бит CKD[1:0] устанавливает соотношение между этими двумя тактовыми сигналами.

Может использоваться один из двух источников тактов в качестве частоты оцифровки входного сигнала для фильтрации, либо сигнал таймера FCK_INT, либо источник тактов FDTS.

Рис. 4 показывает практический пример, где каскад фильтрации активируется для входа таймера ETR. Для этого демонстративного примера настроены следующие параметры:

• Частота тактов таймера FCK_INT = 1 МГц.
• CKD [1:0] = 01. Это означает, что частота тактового сигнала FDTS в 2 раза меньше тактовой частоты сигнала таймера: Fdts = Fck_int/2 = 500 кГц.
• ETF [3:0] = 0100. Это означает, что выбран сигнал тактов FDTS в качестве частоты оцифровки для фильтра, пониженной в 2 раза. Также это означает, что допустимый импульс, который пройдет через фильтр, должен быть как минимум быть длительность 6 тактовых импульсов оцифровки.

Для этого примера любой импульсный сигнал на входе таймера ETR, который короче 6 x Tsampling = 6 x 1 / 250 кГц = 24 мкс, будет отброшен.

Рис. 4. Фильтрация входного сигнала (ETF [3:0]= 0100): FSAMPLING = FDTS/2, N=6.

Функция предзагрузки регистров таймера. Предзагрузка (preload) в контексте таймера STM32 относится к дублированию некоторых регистров таймера или некоторых битовых полей управления. Так как содержимое некоторых регистров таймера и некоторых битовых полей непосредственно влияет на выводимые из каналов таймера формы сигнала, обновление содержимого этих регистров и управляющих битовых полей должно быть четко синхронизировано с событием обновления таймера (update event), которое происходит на начале нового цикла счета. Эта жесткая синхронизация на практике не была бы возможна, если бы не было специальной функции предзагрузки регистров и управляющих битовых полей.

Когда у регистра таймера есть функция предзагрузки, то существует два экземпляра регистров таймера:

• Активный регистр (также называемый теневым регистром): его содержимое используется логикой таймера для генерации выходного сигнала в канале таймера.
• Регистр предзагрузки: этот регистр доступен со стороны программного обеспечения, когда разрешена функция предзагрузки соответствующего регистра.

Если функция предзагрузки выключена, как показано на рис. 5, то вступают в действие две основные характеристики:

• Регистр предзагрузки рассматривается как не существующий.
• Любая попытка доступа на запись в соответствующий регистр со стороны программного обеспечения будет выполнена над активным регистром.

Рис. 5. Механизм предзагрузки регистра канала таймера запрещен.

Если функция предзагрузки включена, как показано на рис. 6, то вступают в действие две основные характеристики:

• Любой доступ на запись в соответствующий регистр выполняется над регистром предзагрузки, в то время как активный регистр не изменяется.
• Как только таймером сгенерируется "update event", содержимое регистра предзагрузки немедленно переносится в активный регистр. Содержимое регистра предзагрузки передается жестко синхронизированным с событием обновления. Другими словами, этот процесс строго синхронен с соответствующем новом цикле формирования выходного сигнала ШИМ.

Рис. 6. Механизм предзагрузки регистра канала таймера разрешен.

Функция предзагрузки доступна для следующих регистров и управляющих битовых полей:

• Auto-reload timer register (TIMx_ARR).
• Timer prescaler register (TIMx_PSC) (его предзагрузка не может быть выключена).
• Timer channel registers (TIMx_CCRy).
• Битовые поля CCxE и CCxNE в регистре таймера TIMx_CCER.
• Битовое поле OCxM в регистрах таймера TIMx_CCMRn.

Функция предзагрузки представляет большой интерес при выводе сигнала ШИМ (PWM) на определенном канале таймера. Уровень на выходе канала зависит от постоянного сравнения между значением счетчика таймера и регистром TIMx_CCRy, по этой причине любое изменение регистра канала таймера может привести к немедленному изменению уровня на выходе таймера. В следствие этого прямая запись в регистр канала посередине периода PWM может привести к генерации случайных сигналов.

Чтобы решить эту проблему, должна быть разрешена функция предзагрузки для соответствующего регистра канала таймера. Когда функция предзагрузки разрешена, любой доступ на запись в регистр канала приведет к записи в регистр предзагрузки, в то время как активный регистр канала останется нетронутым. Это устранит пертурбации генерируемого периода ШИМ.

Как только произойдет событие обновления таймера, содержимое регистра предзагрузки будет передано в активный регистр. Содержимое активного регистра будет использоваться для формирования следующего периода ШИМ для осуществления операции сравнения и определения новой скважности периода ШИМ.

Таким образом, функция предзагрузки гарантирует отсутствие ошибочных периодов ШИМ на выходе таймера, когда осуществляется доступ на запись в соответствующие регистры таймера и битовые поля, которые оказывают непосредственное влияние на формирование ШИМ, особенно это важно посередине периода сигнала ШИМ.

[Тактирование таймера STM32 от внешнего источника]

Таймер STM32 может тактироваться от внешнего источника тактирования, но это не означает, что не нужно тактировать шину APB (advanced peripheral bus). Таймер STM32, синхронизирован внешним тактовым сигналом со своей собственной частотой ядра (которая является тактами APB). Результирующий синхронизированный сигнал тактов поступает на прескалер таймера, который после прескалера идет на счетчик.

Таймер STM32 требует 2 источника сигнала, чтобы постоянно обновлялась временная база (см. рис. 7). Период внешнего сигнала тактов это единица времени, используемая для обновления базы времени таймера.

Рис. 7. Синхронизация таймера внешним тактовым сигналом.

Есть два способа синхронизации (или внешнего тактирования) таймера STM32:

• Режим 1 внешнего тактирования: внешний тактовый сигнал поступает на один из входов канала таймера TIx.
• Режим 2 внешнего тактирования: внешний тактовый сигнал поступает на вход ETR (если это реализовано в таймере и доступно).

Рис. 8 показывает прохождение тактового сигнала для обоих этих режимов.

Рис. 8. Распространение тактов для режимов внешнего тактирования.

Блок синхронизации. Перед введением в режимы синхронизации таймера внешним сигналом важно сначала показать механизм синхронизации, реализованный в таймере STM32, когда аппаратура STM32 работает с внешними сигналами. Внешние сигналы это такие сигналы, когда сигнал поступает извне таймера. Этот сигнал может быть как синхронизирован с тактовым сигналом, так и может быть полностью асинхронным.

Таймер должен обрабатывать внешние сигналы, которые могут быть полностью асинхронными, и соответствующим образом подстраивать выходное состояние формируемых сигналов. Таймер также должен быть способен информировать программное обеспечение о метках времени, на которых сигнал определенного таймера меняет свое состояние (например переключение сигнала).

Чтобы обработать полностью асинхронный сигнал, периферийное устройство таймера сначала нуждается в том, чтобы пересинхронизировать свой собственный сигнал тактов. Его может понадобиться пересинхронизировать например с тактовым сигналом логики ядра перед тем, как передать результирующий синхронизированный сигнал в разные субблоки таймера. Это действие защитит логику ядра таймера от проблем метастабильности.

Рис. 9 показывает синоптическую диаграмму для схемы синхронизации, используемой для синхронизации внешних сигналов, поступающих на входы таймера. Схема синхронизации составлена главным образом из двух соединенных каскадом D-триггеров, которые тактируются сигналом ядра таймера. Внешний сигнал приходит на вход первого каскада D-триггера, и синхронизированный сигнал получается на выходе второго каскада D-триггера. Этот блок синхронизации вводит задержку как минимум 2 такта ядра таймера и максимум 3 такта.

Рис. 9. Блок синхронизации.

В таймере реализована “первоначальная синхронизация” на всех входах, кроме ETR, где первым идет прескалер, после него сигнал пересинхронизируется.

Как показано формулой ниже, частота входного сигнала должна быть в 3 раза меньше, чем частота тактирования ядра.

Freq_TIMCLK ≥ 3 x Freq_inputsignal

Режим 1 внешнего тактирования. Когда активирован external clock-source mode 1, любой сигнал, который может быть направлен на внутренний сигнал таймера TRGI, может использоваться также как такты счетчика таймера. Рис. 8 показывает возможные источники тактов для счетчика таймера:

• Входной сигнал ETRF: сигнал ETR после прескалера синхронизируется и затем фильтруется.
• Внутренние сигналы синхронизации таймера (входы ITR).
• Сигнал TI1FD, который является выходом канала 1 таймера, но которые чувствительны к обоим перепадам сигнала (каждый перепад на входе таймера 1 генерирует импульс).
• Входные сигналы TI1FP1 и TI2FP2 синхронизируются, фильтруются, затем подаются соответственно на прескалированные входы таймера TI1 и TI2.

В этой секции рассматривается только external clock mode 1, когда внешний тактовый сигнал подается на таймер через один из его входов, другими словами, когда такты подаются на таймер через входы ETR, TI1 или TI2.

Использование входа ETR для таймера это альтернативная конфигурация для external clock-source mode 2, так что подробно она в этой секции не описывается. Соответствующее руководство содержит правильную конфигурацию для активации этой альтернативы тактирования.

Входы таймера, TI1 и TI2 в качестве источников тактов. Когда активирован external clock mode 1, только входы TI1 и TI2 могут использоваться для подачи тактового сигнала на счетчик таймера. Если в таймере не встроено 4 канала, в этом режиме входы TI3 и TI4 не могут тактировать таймер.

Тактовый сигнал, поступающий на входы таймера TI1 или TI2, сначала кондиционируется перед поступлением на счетчик. Кондиционирование входа осуществляется каскадом внешней синхронизации, затем сигнал проходит через прескалер и каскад фильтрации.

Входной фильтр и прескалер конфигурируются. Канал, связанный с целевым входом таймера, должен быть сконфигурирован как входной; затем те же самые управляющие битовые поля, используемые для конфигурирования входного канала, используются для конфигурирования входа внешнего сигнала тактов.

Ниже показана типовая последовательность конфигурирования входов TI1 или TI2 как входа для внешнего сигнала тактов:

1. Конфигурирование канала, связанного со входом таймера, на который подается внешний тактовый сигнал. Даже при том, что любое значение бит, кроме 00, записанное в поле capture/compare selection (CCxS), установит канал таймера в режим входа, правильное значение для конфигурации CCxS = 01.

Примечание: битовое поле записывается только когда связанный с ним канал таймера запрещен (когда сброшено битовое поле разрешения/запрета для этого канала в регистре TIMx_CCER, CCxE = 0.

2. Конфигурирование полярности активного перепада. Встроенные таймеры в некоторых микроконтроллерах STM32 имеют входы входы, чувствительные к спаду уровня, нарастанию уровня или к обоим перепадам (наподобие серии STM32F2); в других семействах STM32 встроенные таймеры имеют входы, чувствительные только для спада или нарастания уровня (наподобие серии STM32F1). Справочный документ руководства для каждого микроконтроллера STM32 указывает правильное значение для записи в битовые поля управления полярностью. В качестве примера, чтобы настроить вход таймера микроконтроллеров STM32F30x на чувствительность к обоим перепадам, битовые поля полярности для интересующего канала должны быть сконфигурированы как CCxP = 1 и CCxNP = 1.

3. Если необходимо, конфигурирование входного фильтра, связанного с интересующим каналом таймера, чтобы вырезать импульсы с длительностью, меньше чем указанное значение. Порог для отбрасывания или пропуска сходного импульса конфигурируется через битовое поле ICxF[3:0] в регистре TIMx_CCMRx, связанным с используемым каналом таймера.

4. После правильного сконфигурированного входа таймера с требуемыми параметрами, кондиционированный входной сигнал перенаправляется в счетчик таймера. Этот шаг осуществляется путем записи правильного значение в битовое поле выбора триггера TS[2:0], находящееся в регистре TIMx_SMCR. Например, если используется вход TI1 в качестве внешнего тактового входа, то правильная конфигурация должна быть TS[2:0]=101.

5. В завершение активируется режим 1 внешнего тактирования (external clock-source mode 1). Это делается записью правильного значение в битовое поле выбора slave/master (SMS) в регистре TIMx_SMCR. Обратите внимание, что это битовое поле имеет разную ширину для разных семейств микроконтроллеров STM32. Руководство пользователя задает правильное значение для записи в битовое поле SMS, чтобы активировать разные режимы тактирования. Например, для серии STM32F1 поле SMS имеет длину 3-бита и правильное значение для конфигурирования SMS[2:0] = 111, в то время как для микроконтроллеров STM32F30x битовое поле SMS длиной 4 бита, и правильное значение SMS[3:0] = 0111.

6. Установка битового поля CEN в регистре TIMx_CR1, чтобы разрешить счетчик таймера.

Рис. 10 показывает типовую последовательность счета счетчика таймера, когда таймер сконфигурирован для счета вверх. Содержимое счетчика равно null в момент установки битового поля CEN, и таймер получает внешнее тактирование в режиме 1 через вход TI1.

Рис. 10. Инкремент счетчика таймера (external clock mode 1).

Этот пример показывает, что сконфигурирован активный перепад нарастания уровня, где битовые поля управления фильтром и прескалером сохранены в своем значении по умолчанию (в том состоянии, в каком они находятся после сброса). Рис. 10 также показывает эффект каскада ресинхронизации на входе TI1 таймера.

Есть задержка между фронтом нарастания уровня тактового сигнала на входе TI1 таймера и фронтом нарастания уровня внутреннего подсчитываемого сигнала, который поступает на счетчик таймера CK_CNT. В этом примере регистр прескалера TIMx_PSC равен null, поэтому сигнал CK_CNT такой же, как и сигнал CK_PSC (CK_CNT = CK_PSC).

Из-за каскада ресинхронизации требуется, чтобы частота внешних тактов была в 3 раза меньше внутренней частоты тактирования ядра таймера, как показано следующей формулой:

TIMx_CLKfreq ≥ 3 x ITx_freq

Режим 2 внешнего тактирования. Когда активирован режим внешнего тактирования, счетчик таймера будет обновляться в моменты детектирования активных перепадов сигнала, поступающего на вход ETR таймера. Для некоторых таймеров определенных семейств STM32 вход ETR не может быть выведен наружу из корпуса микроконтроллера.

Для некоторых ETR вход не отображается на выводы IO микроконтроллера как альтернативная функция. В некоторых других таймерах вход ETR таймера мультиплексируется со входом канала 1 таймера.

Главное достоинство использования режима 2 внешнего тактирования (external clock-source mode 2) в сравнении с режимом 1 в том, что предоставленный внешний сигал может быть равным или даже больше, чем внутренняя частота тактирования ядра таймера (такая как частота шины APB). Это не означает, что счетчик таймера может быть обновлен с частотой выше, чем частота ядра таймера (например, частота инкремента, если таймер сконфигурирован для счета вверх).

Только у входа ETR таймера каскад прескалера находится перед каскадом ресинхронизации. Этот каскад прескалера полностью асинхронен, и может поделить асинхронную входную частоту на коэффициент до 8 раз.

Сигнал на выходе каскада прескалера с именем ETRP передается в каскад ресинхронизации перед подачей его в счетчик таймера. Выход схемы ресинхронизации называется сигналом ETRF. Сигнал ETRP имеет то же самое ограничение, которое накладывается на любые асинхронные сигналы, подаваемые на таймер, т. е. его частота должна быть в 3 раза меньше, чем внутренняя частота тактирования ядра таймера.

Режим 2 внешнего тактирования представляет большой интерес во многих случаях практического применения. Например, нужно подсчитывать количество импульсов, приходящих от определенного датчика, но частота на выходе этого датчика больше, чем частота тактирования ядра таймера. В этом случае прескалер должен быть сконфигурирован таким образом, чтобы снизить частоту входного сигнала с определенным коэффициентом, чтобы частота стала совместима с ограничением каскада ресинхронизации, накладываемым на его входную частоту сигнала. При интерпретации подсчитанного количества импульсов нужно учитывать коэффициент деления, который был внесен прескалером.

Рис. 11 показывает пример, где таймер сконфигурирован в режиме 2 внешнего тактирования, и где сигнал тактов поступает на таймер через вход ETR. В этом примере сигнал внешних тактов выше, чем внутренняя частота тактирования ядра таймера (частота шины APB). Асинхронный прескалер ETR был сконфигурирован для деления входного сигнала на 4 путем установки битового поля ETPS = 10 в регистре TIMx_SMCR.

Рис. 11. Инкремент счетчика таймера (external clock mode 2).

Также рис. 11 показывает задержку между выходом прескалера (сигналом ETRP) и сигналом тактов таймера CK_CNT, используемым для обновления счетчика таймера. Эта задержка вставляется перед каскадом ресинхронизации.

Ниже показана типовая и рекомендуемая последовательность для конфигурирования таймера в external clock-source mode 2:

1. Вычислить максимальную частоту входного сигнала тактов, и выбрать коэффициент деления асинхронного прескалера. Если частота внешнего сигнала в 3 раза меньше, чем внутренняя частота ядра таймера, то использование прескалера необязательно, и он может не использоваться. В случае, когда асинхронный прескалер не используется, битовое поле ETPS должно быть сброшено (это состояние по умолчанию после сброса).

2. Если необходимо, активировать каскад фильтрации, чтобы вырезать импульсы тактов, длительность которых меньше определенного порога. Для дополнительной информации о том, как настроить функцию фильтрации, см. секцию "Каскад фильтрации" выше в этой статье.

3. Сконфигурировать активный перепад внешнего тактового сигнала. Бит ETP устанавливает, на какой перепад будет реагировать счетчик в external clock-source mode 2. По умолчанию после сброса ETP = 0, что определяет активный фронт нарастания уровня внешнего сигнала тактов (т. е. перепад лог. 0 -> лог. 1 внешних тактов приведет к срабатыванию обновления счетчика таймера).

4. Разрешить external clock-source mode 2 установкой бита разрешения внешнего тактирования ECE =1.

5. В завершение нужно обязательно установить бит разрешения счетчика в регистре TIMx_CR1.

Примечание: вход ETR может использоваться также как вход для внешнего тактового сигнала, когда сконфигурирован external clock-source mode 1. Можно одновременно активировать external clock-source mode 1 и external clock-source mode 2, и одновременно использовать их для входа ETR. В этом случае приоритет отдается external clock-source mode 2, и он будет использоваться для подачи тактов на счетчик таймера.

Отличия режима 1 и режима 2 внешнего тактирования. На первый взгляд кажется, что функционал режимов 1 и 2 внешнего тактирование одинаковый, однако тщательное изучение их различий позволяет выделить из специфические характеристики, которые делают каждый режим больше подходящим для специальных случаев применения.

Ниже показаны основные отличия между режимами 1 и 2:

• Можно использовать external source clock mode 1 для обновления счетчика таймера по обоим перепадам внешнего сигнала. Для external clocksource mode 2 это невозможно.

• При использовании external clock-source mode 2, можно подавать такты на таймер от внешнего источника. При этом все еще можно одновременно конфигурировать таймер в одном из совместимых slave-режимов. Например, если требуется считать количество импульсов, генерируемых определенным датчиком в заданный период времени, с повторениями:

   – один из таймеров, наподобие TIMy, настраивается на подсчет импульсов в external clock-source mode 2, генерируемых датчиком.
   – второй таймер, наподобие TIMz, настраивается на генерацию выходного сигнала триггера (trigger-out signal, TRGO), повторяя его через заданный период времени.
   – первый таймер (TIMy) также должен быть сконфигурирован в slave reset mode, и использовать сигнал TRGO второго таймера (TIMz) в качестве триггера для сброса.

Есть только один способ настроить таймер на генерацию выходного импульса TRGO в регулярные интервалы времени - установить регистр таймера TIMx_ARR в определенное значение, чтобы генерировалось периодическое событие обновления (update event).

Событие "update event" может выдать импульс на сигнал таймера TRGO, если установлен master-mode таймера на "update value" (например, в регистре TIMx_CR2 поле бит MMS[2:0] установлено в значение 010).

Таймер может быть сконфигурирован в slave-режиме сброса путем установки правильного значения в поле бит управления подчиненным режимом (slave mode selection, SMS) в регистре TIMx_SMCR (например SMS[2:0] = 100).

Выбор правильного триггера для slave-режима сброса обеспечивается правильным значением управляющего битового поля выбора триггера TS[2:0]. Значение для записи в TS[2:0] зависит от того, какой вход ITR первого таймера (TIMy) соединен внутри кристалла с выходом TRGO второго таймера (TIMz). Руководство пользователя по каждому микроконтроллеру STM32 перечисляет все внутренние соединения между периферийными устройствами таймера.

// Разрешение тактирования TIM2:
RCC->APB1ENR |= RCC_APB1ENR_TIM2EN;

// Установка прескалера таймера для получения 8 МГц

// в качестве тактов таймера:
Prescaler = (uint16_t) (SystemCoreClock / 8000000) - 1;

// Сброс регистра SMCR:
TIM2->SMCR = RESET;

#ifdef USE_ETR

/*----------------------*/

/* Внешнее тактирование */

/*----------------------*/

// Конфигурирование прескалера ETR на коэфф. деления 4:
TIM2->SMCR |= TIM_ETRPRESCALER_DIV4 |

// Конфигурирование полярности, активный перепад нарастание:
TIM_ETRPOLARITY_NONINVERTED |

// Конфигурирование источником тактов ETR:
                              TIM_SMCR_ECE;

#else

/*-------------------------*/

/* Внутреннее тактирование */

/*-------------------------*/

// Конфигурирование внутреннего тактирования:
TIM2->SMCR &= ~TIM_SMCR_SMS;

#endif

// Выбор счета вверх:
TIM2->CR1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);

/*--------------------------------*/

/* Конфигурирование input capture */

/*--------------------------------*/

// Разрешение DMA1:
DMA1_Channel7->CCR |= DMA_CCR_EN;

// Разрешение запроса DMA для TIM Capture/Compare канала 2:
TIM2->DIER |= TIM_DMA_CC2;
TIM2->CCER |= TIM_CCER_CC2E;

// Разрешение TIM2:
TIM2->CR1 |= TIM_CR1_CEN;

// Ожидание завершения передачи:

while ((DMA1->ISR & DMA_ISR_TCIF7) == RESET) {} 

[Генерация сигнала из N импульсов с помощью OPM]

Режим одного импульса, one-pulse mode (OPM) в таймере STM32 это функция, которая может быть использована вместе с каналами таймера, сконфигурированными в режим вывода. Это позволяет таймеру генерировать импульс программированной длины после программируемой задержки на каналах таймера, сконфигурированных в режимах PWM1 или PWM2 output compare.

Режим одного импульса активируется установкой бита OPM в регистре TIMx_CR1. Каждый раз, когда установлен управляющий бит OPM и произошло событие обновления таймера, сбросится управляющий бит разрешения счетчика таймера, и счетчик заморозит свое значение на событии обновления. В конфигурации счета вверх регистр счетчика таймера заморозится на значении 0. Для другой конфигурации счета, такой как режим выравнивания по центру и режим счета вниз, см. руководство пользователя, чтобы определить замороженное состояние счетчика.

Если событие обновление каким-то образом замаскировано, то механизм one-pulse не сможет сбросить бит CEN, и счетчик продолжит свою работу. Выходы таймера будут продолжать выводить свои сконфигурированные сигналы.

Можно замаскировать эффект события обновления таймера установкой управляющего бита UDIS. Для получения подробностей по этому биту см. руководство пользователя микроконтроллера. Другой способ маскирования события обновления - сделать содержимое регистра счетчика повторений (repetition counter) не равным 0. Не все таймеры STM32 обладают счетчиком повторений.

С учетом предыдущего условия маскирования и считая, что каждый раз при событии обновления (с эффектом маскирования) счетчик повторений уменьшается на 1, то это поведение может использоваться для автоматической генерации серии импульсов.

Например, чтобы сгенерировать серию из 5 импульсов, счетчик повторений должен быть установлен в значение 4. Первые 4 события обновления будут маскированы, так как счетчик повторений не равен 0. Эти 4 первых событий обновления не сбросят бит управления CEN, но будут каждый раз декрементировать счетчик повторений, пока он не дойдет до 0. Пятое событие обновления сбросит бит CEN, потому что счетчик повторений равен 0. В этой реализации счетчик таймера будет переполнен 5 раз перед тем, как будет запрещен, и сгенерируется последовательность из 5 импульсов.

С полярностью выхода по умолчанию PWM2 output mode выдаст типовую форму импульса, наподобие задержки на заданное время, затем импульс с заданной длительностью. Для инверсной полярности либо должна быть инвертирована полярность выхода, либо должен использоваться PWM1 output mode.

Первый сценарий с полярностью выхода канала по умолчанию взят в качестве примера, и показан ниже на рис. 19. Выводимая форма сигнала характеризуется двумя параметрами: длиной импульса и длиной задержки.

Рис. 19. Пример работы one-pulse mode.

Интервал TDelay определяется значением, записанным в регистр TIM_CCRx capture/compare таймера. Интервал TPulse определяется разностью между значением, записанным в регистр автозагрузки (auto-reload register, TIMx_ARR) и значением TDelay. Длительность импульса соответствует TIMx_ARR – TIMx_CCRx + 1.

// Конфигурирование внутреннего источника тактов.

// Разрешение тактирования TIM1:
RCC->APB2ENR |= RCC_APB2ENR_TIM1EN;

// Настройка таймера прескалера для получения

// частоты тактов счетчика 1 МГц:
Prescaler = (uint16_t) (SystemCoreClock / 1000000) - 1;

// Выбор режима счета вверх:
TIM1->CR1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);
TIM1->CR1 |= TIM_COUNTERMODE_UP;
TIM1->CR1 &= ~TIM_CR1_CKD;

// Установка деления тактов на 1:
TIM1->CR1 |= TIM_CLOCKDIVISION_DIV1;

// Установка значения автозагрузки счетчика:
TIM1->ARR = PERIOD;

// Установка значения длительности импульса:
TIM1->CCR1 = PULSE;

// Установка значения прескалера:
TIM1->PSC = Prescaler;

// Установка значения счетчика повторений:
TIM1->RCR = PULSE_NUMBER - 1;

// Генерация события обновления для немедленной

// перезагрузки прескалера и счетчика повторений:
TIM1->EGR = TIM_EGR_UG;

// Сброс регистра SMCR:
TIM1->SMCR = RESET;

// Выбор режима OPM:
TIM1->CR1 |= TIM_CR1_OPM;
TIM1->CCMR1 &= (uint16_t)~TIM_CCMR1_OC1M;
TIM1->CCMR1 &= (uint16_t)~TIM_CCMR1_CC1S;
TIM1->CCMR1 |= TIM_OCMODE_PWM2;

// Выбор канала 1 и режима Output Compare:
TIM1->CCER &= (uint16_t)~TIM_CCER_CC1P;

// Установка полярности Output Compare:
TIM1->CCER |= TIM_OCPOLARITY_HIGH;

// Разрешение выхода Compare канала 1:
TIM1->CCER = TIM_CCER_CC1E;

// Разрешение основного выхода таймера: 
TIM1->BDTR |= TIM_BDTR_MOE;

// Разрешение периферийного устройства таймера:
TIM1->CR1 |= TIM_CR1_CEN;

[ШИМ-регулирование с использованием входа break]

Функция Break доступна в продвинутых таймерах, таких как TIM1 и TIM8, а также в облегченных таймерах наподобие TIM15, TIM16 и TIM17. Функция Break используется в основном для защиты выходного каскада силового инвертора, который управляется от выходов таймера; функция запрещает эти выходы, или переводит их в заранее определенное безопасное для драйвера состояние, когда что-то пошло не так в силовом блоке или с самим микроконтроллером.

Для детектирования внешних запросов остановки (на входе break), сгенерированных силовым каскадом, функция break связана с выделенным входом (например BKIN или BKIN2), который отображен как альтернативная функция на одну из нескольких ножек IO микроконтроллера. Будучи разрешенной, функция break запрещает выходы PWM, или переводит их в безопасное состояние, когда было детектировано событие break, даже если не присутствует тактирование. Например, можно асинхронно деактивировать выходы управления силовым мостом.

Руководство пользователя содержит больше информации о том, как конфигурировать безопасное предопределенное состояние для выходов таймера.

Как только определено достоверное событие break, асинхронно очистится управляющий бит MOE в регистре TIMx_BDTR. Он действует только на тех каналах таймера, которые сконфигурированы в режим вывода. Чтобы возобновить нормальное рабочее состояние выходов канала таймера, программа должна установить бит MOE, или установить бит AOE, чтобы выходы таймера перешли в рабочее состояние и начался новый цикл ШИМ.

Некоторые семейства микроконтроллеров STM32 (например семейство STM32F303) имеют встроенные таймеры, у которых есть два входа break: BKIN и BKIN2. Для таких таймеров вход BRK2 имеет меньший приоритет, чем вход BRK. Входы BKIN и BKIN2 могут запретить выходы канала таймера только принудительным переводом их в состояние отключено (Hi-Z), и они не могут перевести их в предопределенное безопасное состояние.

Сравнение входов Break с использованием OCxRef-clear. Как было упомянуто выше, основное использование входа break - управлять выходами канала таймера так, чтобы предотвращать аварийные ситуации. Благодаря гибкому дизайну вход break также может использоваться в других случаях, наподобие регулирования тока в каждом такте. Концептуально регулирование тока в каждом периоде ШИМ выполняется функцией OCxRef-clear таймеров STM32.

В некоторых случаях невозможно использовать функцию OCxRef-clear для управления регулированием тока в каждом цикле ШИМ. Это вследствие того, что вход таймера ETR, используемый этой функцией, может быть конкурентным с другой функцией таймера (например, внешняя синхронизация таймера использует вход ETR для подачи внешнего сигнала тактов). В такой ситуации может быть полезным использовать функцию Break для поддержки регулирования тока в каждом периоде ШИМ.

С одной стороны, функция OCxRef clear действует на выходах канала таймера (что также относится к функции Break); с другой стороны, функция OCxRef может быть активирована на каждом канале по отдельности (например, активация функции OCxRef clear осуществляется поканально через установку соответствующего управляющего бита OCxCE для регулируемых каналов). В этой второй ситуации функция Break действует на всех выходах каналов (например, нет способа управлять, на какой канал влияет событие break).

Концепция поциклового регулирования тока основана на факте, что как только регулируемая величина тока станет больше заданного порога, сигнал PWM (ШИМ) станет низким до начала следующего цикла PWM. Это поведение изначально поддерживается функцией OCxREf-clear, что иллюстрируется на рис. 22.

Рис. 22. Тайминг очистки OCxREF таймера TIMx.

Для функции Break аналогичное поведение управляется битом AOE. Если бит AOE удерживается в своем состоянии по умолчанию (состоянии после сброса), то как только регулируемый ток пересечет заданный порог, выходы таймера перейдут на низкий уровень. Таймер продолжит находиться в этом состоянии, пока бит MOE не будет установлен программно, что отличается от типичного поведения логики поциклового регулирования.

Установка бита управления AOE перед активацией функции регулирования с помощью Break автоматически установит управляющий бит MOE на начале каждого нового цикла PWM. Ранее описанное поведение функции Break по сравнению с конфигурацией бита управления AOE иллюстрировано на рис. 23, где построена форма сигнала на одном выходе канала таймера.

Рис. 23. Тайминг функции Break.

Также рис. 23 показывает разницу в поведении выхода таймера между этими двумя конфигурациями бита управления AOE.

• Если AOE = 0, то выход PWM будет запрещен даже если вход break больше не активен (аналогично срабатыванию защиты, которую нужно сбросить принудительно).
• Если AOE = 1, то выход PWM разрешается на следующем событии обновления, если вход break не активен (соответствует поцикловому ШИМ-регулированию тока, т. е. ограничению тока с помощью уменьшения скважности периода ШИМ).

// Конфигурирование внутреннего источника тактов.

// Разрешение тактирования TIM1:
RCC->APB2ENR |= RCC_APB2ENR_TIM1EN;

// Настройка таймера прескалера для получения

// частоты тактов счетчика 500 кГц:
Prescaler = (uint16_t) (SystemCoreClock / 500000) - 1;

// Выбор режима счета вверх:
TIM1->CR1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);
TIM1->CR1 |= TIM_COUNTERMODE_UP;
TIM1->CR1 &= ~TIM_CR1_CKD;

// Установка деления тактов на 1:
TIM1->CR1 |= TIM_CLOCKDIVISION_DIV1;

// Установка значения автозагрузки счетчика:
TIM1->ARR = PERIOD;

// Установка значения длительности импульса

// в регистре Capture Compare:
TIM1->CCR1 = PULSE;

// Установка значения прескалера:
TIM1->PSC = Prescaler;

// Генерация события обновления для немедленной

// перезагрузки прескалера и счетчика повторений:
TIM1->EGR = TIM_EGR_UG;

// Сброс регистров SMCR и BDTR:
TIM1->SMCR = RESET;
TIM1->BDTR = RESET;

// Установка мертвого времени в 0:
TIM1->BDTR |= DEAD_TIME;

// Запрет уровня Lock:
TIM1->BDTR |= TIM_LOCKLEVEL_OFF;

// Разрешение режима Output idle:
TIM1->BDTR |= TIM_OSSI_ENABLE;

// Запрет режима Output run:
TIM1->BDTR |= TIM_OSSR_DISABLE;

// Разрешение входа Break:
TIM1->BDTR |= TIM_BREAK_ENABLE;

// Установка положительной полярности Break:
TIM1->BDTR |= TIM_BREAKPOLARITY_HIGH;

// Разрешение автоматического выхода (бит AOE):
TIM1->BDTR |= TIM_AUTOMATICOUTPUT_ENABLE;

// Выбор Output Compare и режима для канала 1:
TIM1->CCMR1 &= ~TIM_CCMR1_OC1M;
TIM1->CCMR1 &= ~TIM_CCMR1_CC1S;
TIM1->CCMR1 |= TIM_OCMODE_PWM1;

// Установка положительной полярности Output Compare:
TIM1->CCER &= ~TIM_CCER_CC1P;
TIM1->CCER |= TIM_OCPOLARITY_HIGH;

// Разрешение выхода Compare канала 1:
TIM1->CCER |= TIM_CCER_CC1E;

// Разрешение работы таймера TIM1:
TIM1->CR1 |= TIM_CR1_CEN;

[Генерация сигнала произвольной формы с помощью пакетных передач DMA таймера]

Прямой доступ к памяти (DMA) используется для осуществления автоматических, высокоскоростных пересылок данных между периферийным устройством и между областями памяти. DMA освобождает ядро процессора от осуществления тех же самых операций в программе, разгружая процессор для других задач.

Каждая транзакция DMA состоит из двух стадий:

• На первой стадии передаваемые данные загружаются из источника.
• На второй стадии полученные данные сохраняются в место, для которого они предназначены.

Двухстадийная операция перемещения данных связана с обновлением индексного регистра транзакции DMA; этот регистр используется для отслеживания, сколько данных осталось передать.

В семействах микроконтроллеров STM32 есть два варианта аппаратуры DMA:

• Функция DMA burst transfer (пакетный прямой доступ к памяти) поддерживается только в том варианте реализации, где DMA может перемещать конфигурируемое количество элементов данных для одиночной транзакции. Одному срабатыванию триггера транзакции соответствует перемещение целого блока данных.
• В другом варианте, как в одной из разновидностей STM32F1, DMA поддерживает перемещение только одного элемента данных на транзакцию; это означает, что по одному срабатыванию триггера транзакции перемещается один элемент данных, не блок.

Параграф выше не претендует на полное описание функции STM32 DMA-burst feature, поддерживаемой многими микроконтроллерами STM32. Это просто общая информация, предназначенная для устранения неправильного понимания пакетного DMA. Для дополнительной информации по аппаратуре DMA STM32 обратитесь к соответствующим руководствам, а также апноуту AN4013 [2].

DMA-burst таймера. У таймера есть возможность генерации нескольких следующих друг за другом запросов DMA, которые запускаются после одно события таймера. Основное использование этой функции - обновление содержимого нескольких регистров таймера каждый раз, когда сработает событие этого таймера. Это можно делать либо для динамического реконфигурирования рабочего режима таймера (переключаясь из одного режима вывода в другой, например из режима PWM2 в режим принудительной установки активного уровня, force-active-level mode), или для изменения рабочих параметров нескольких каналов одновременно (меняя параметры скважности сразу для нескольких каналов таймера).

Эта же функция DMA-burst также может использоваться для перемещения содержимого нескольких регистров таймера в буфер памяти.

DMA позволяет на лету модифицировать выводимую таймером форму сигнала путем подстройки содержимого регистров таймера. Например, это позволяет обновлять регистр TIMx_ARR, чтобы подстроить частоту выводимого сигнала или обновлять регистр TIMx_CCRx для подстройки скважности сигнала.

Чтобы использовать функцию DMA-burst, программист должен работать со следующими регистрами таймера:

– Регистр адреса DMA (TIMx_DMAR): это регистр перенаправления доступа на чтение/запись.
– Регистр управления DMA (TIMx_DCR): это регистр управления машиной состояния burst-транзакции.
– Регистр настройки контроллера DMA.

TIMx_DMAR. Регистр используется для конфигурирования адреса регистра назначения, когда DMA конфигурируется в режиме передачи из памяти в таймер. Он также используется как адрес регистра источника, когда DMA конфигурируется в режиме передачи из таймера в память.

Аппаратура DMA должна обновлять содержимое серии регистров таймера значениями из буфера памяти, где находятся заранее определенные или вычисленные значения, но это не означает, что адрес транзакции, указанный регистром адреса периферийного устройства, должен быть сконфигурирован для пост-инкремента контроллером DMA после каждой передачи данных. Регистр адреса периферийного устройства контроллера DMA должен указывать на регистр таймера TIMx_DMAR.

Регистр TIMx_DMAR таймера является виртуальным. Любой доступ к этому регистру будет перенаправлен логикой управления DMA-burst таймера на один из физических регистров таймера.

Доступ к регистру TIMx_DMAR может быть либо на чтение, либо на запись. Перенаправление реального доступа к регистру TIMx_DMAR на другой физический регистр таймера зависит от содержимого регистра TIMx_DCR настройки интерфейса DMA-burst. Также это зависит от реального состояния машины состояний (finite-state machine, FSM), управляющей интерфейсом DMA burst таймера.

Настройка регистров адреса контроллера DMA. Регистр адреса памяти в контроллере DMA используется для конфигурирования места назначения в памяти, когда DMA конфигурируется в режиме передачи из регистров периферийного устройства (в нашем случае в качестве периферийного устройства работает таймер) в память. Также регистр адреса контроллера DMA используется как адрес ячейки памяти источника, когда DMA сконфигурировано для передачи из памяти в регистры периферийного устройства.

Контроллер DMA должен обновлять содержимое серии регистров таймера содержимым из буфера памяти. Адрес, на который указывает регистр адреса DMA, должен быть сконфигурирован на пост-инкремент контроллером DMA для каждой транзакции данных.

Регистр управления DMA-burst таймера. Регистр управления машиной состояний функции таймера DMA burst, TIMx_DCR, используется для конфигурирования количества порций данных во время однократной burst-транзакции. Также он используется для идентификации целевого регистра таймера или источника первой транзакции данных во время первой передачи.

Поле бит DBL [4:0] устанавливает количество порций во время одной burst-передачи, которое должно быть равно количеству регистров таймера, вовлекаемых в процесс (записи или чтения) burst-транзакции. Содержимое поля бит DBA [4:0] идентифицирует начальный регистр, вовлеченный в burst-передачу следи других регистров таймера.

Поле бит DBA[4:0] может идентифицировать до 32 регистров таймера, потому что оно имеет длину 5 бит. Идентификационный номер регистра получается путем деления относительного адреса регистра в карте памяти на 4. Например, у регистра TIMx_CR1 относительный адрес на карте памяти процессора 0x00, поэтому его идентификационный номер 0.

Чтобы сделать burst-транзакцию с началом из регистра TIMx_CR1, поле бит DBA[4:0] должно быть установлено в 0. Чтобы сделать burst-транзакцию с началам из регистра TIMx_ARR, битовое поле DBA[4:0] должно быть установлено в 11 (десятичная форма числа), потому что относительный адрес регистра TIMx_ARR 0x2C, что в десятичной форме равно 44. Делением 44 на 4 получим 11, что будет индентификационным индексом регистра TIMx_ARR для использования в транзакции DMA.

Чтобы завершить одну последовательность транзакции DMA-burst таймера, как показано на рис. 28, должны совместно работать контроллер DMA и аппаратура таймера. Значения данных, используемые для обновления регистров таймера, должны быть сохранены где-нибудь в памяти микроконтроллера. Они могут быть сохранены в памяти SRAM, если шаблон сигнала ШИМ должен обновляться в процессе генерации ШИМ, или в постоянной памяти FLASH, если шаблон рассчитан так, что он не обновляется.

Рис. 28. Конфигурация для последовательности DMA-burst таймера.

Программа микроконтроллера должна сконфигурировать DMA для указания на буфер данных в качестве источника данных для транзакции таймера; также программа должна указать регистр таймера TIMx_DMAR в качестве места назначения передачи данных. И наконец, программа приложения должна сконфигурировать функцию DMA-burst таймера путем записи правильных настроек в регистр таймера TIMx_DCR.

Параграфы выше давали подробное описание того, как конфигурировать функцию DMA burst таймера. Как только правильная конфигурация установлена, вслед за разрешением счетчика таймера должен быть разрешен поток DMA или канал, используемый для передачи данных.

Будучи разрешенным, счетчик таймера будет периодически изменяться либо инкрементированием, либо декрементированием. Через некоторое время, в зависимости от разрешенных запросов DMA таймера, аппаратура таймера может привести к внутренней генерации запроса DMA. Запрос DMA перенаправляется внутри чипа на таймер с помощью логики управления DMA-burst таймера.

На основе значения, сконфигурированного полем длины DMA-burst (DBL[4:0], это битовое поле находится в регистре TIMx_DCR таймера), запрос DMA посылается в контроллер DMA однократно или несколько раз. Если содержимое DBL[4:0] нулевое, то запрос DMA посылается как есть; иначе количество запросов DMA умножается на значение DBL + 1.

Если содержимое битового поля DBL[4:0] равно 2, то как только сгенерируется запрос DMA таймера, логика управления DMA burst таймера пошлет первый запрос DMA в контроллер DMA. Контроллер DMA перешлет содержимое памяти в регистр таймера; место в памяти указывается в регистре источника TIMx_DMAR таймера. Затем указатель источника инкрементируется контроллером DMA, и для таймера подтверждается запрос DMA.

Как только принято первое подтверждение DMA, управляющая логика DMA-burst таймера посылает второй запрос DMA. Этот запрос DMA снова обрабатывается контроллером DMA, и снова таймеру посылается подтверждение запроса.

После получения второго подтверждения DMA, логика управления DMA-burst таймера посылает третий запрос DMA. Этот третий запрос снова обрабатывается контроллером DMA.

Как только таймер получил третье подтверждение от контроллера DMA, последовательность транзакции считается успешно завершенной. После этого логика управления DMA-burst таймера готова к новой последовательности транзакции DMA.

Для ранее описанной последовательности передачи данных регистр назначения передачи, указанный для контроллера DMA, остается тем же самым во время всей последовательности перемещения данных. Тогда этот регистр остается равным регистру таймера TIMx_DMAR.

Логика управления DMA-burst таймера каждый раз перенаправляет доступ на запись в регистр TIMx_DMAR на правильный физический регистр таймера.

Для предыдущего примера, и если поле базового адреса DBA[4:0] регистра TIMx_DCR установлено в 11 (десятичное значение), обратите внимание на следующее:

• Первый DMA-доступ на запись в регистр таймера TIMx_DMAR перенаправляется в регистр таймера TIMx_ARR. Регистр таймера TIMx_ARR выбран базовым адресом для burst-транзакции.
• Второй доступ к регистру TIMx_DMAR таймера со стороны DMA перенаправляется в регистр TIMx_RCR таймера (предполагается, то таймер, используемый для этого примера, оборудован регистром TIMx_RCR).
• Третий доступ DMA к регистру TIMx_DMAR перенаправляется в регистр TIMx_CCR1 таймера.
• По окончании третьего доступа DMA к регистру TIMx_DMAR, управляющая логика DMA-burst таймера возвращает обратно машину состояний перенаправления доступа. Она указывает снова на сконфигурированный базовый регистр для burst-транзакции (регистр TIMx_ARR таймера в этом примере).

Для каждого нового внутреннего запроса DMA, сгенерированного таймером, описанная выше последовательность операций повторяется.

Для использования DMA burst таймера с целью периодического чтения содержимого регистров таймера в определенный буфер в памяти, описанная выше последовательность будет также достоверна. Изменятся только направление транзакции DMA, адрес источника и адрес назначения.

uint32_t const aSRC_Buffer[9] =
{
   t1_on+t1_off,
   1,
   t1_on,
   t2_on+t2_off,
   0,
   t2_on,
   t3_on+t3_off,
   2,
   t3_on
};

// Разрешение тактов DMA1:
RCC->AHBENR |= RCC_AHBENR_DMA1EN;

// Конфигурируется управляющий регистр DMA1 Channel5.

// Сброс управляющего регистра DMA1 Channel5:
DMA1_Channel5->CCR = 0;

// Биты CHSEL устанавливаются в соответствии с DMA Channel 5.

// Биты DIR устанавливаются в направлении от памяти

// в периферийное устройство (здесь это таймер).

// Бит PINC устанавливается для DMA Peripheral Increment Disable.

// Бит MINC устанавливается для DMA Memory Increment Enable.

// Биты PSIZE устанавливаются для Peripheral DataSize = Word.

// Биты MSIZE устанавливаются для Memory DataSize = Word.

// Бит CIRC устанавливается для кольцевого режима.

// Биты PL устанавливаются для очень высокого приоритета.

// Биты MBURST устанавливаются для одиночной burst-передачи памяти.

// Биты PBURST устанавливаются для одиночной burst-передачи периферии.
DMA1_Channel5->CCR |= DMA_MEMORY_TO_PERIPH |
                      DMA_PINC_DISABLE | DMA_MINC_ENABLE |
                      DMA_PDATAALIGN_WORD | DMA_MDATAALIGN_WORD |
                      DMA_CIRCULAR | DMA_PRIORITY_HIGH;

// Запись в DMA1 Channel5 количества данных регистра:
DMA1_Channel5->CNDTR = 9;

// Запись в DMA1 Channel5 адреса регистра периферии:
DMA1_Channel5->CPAR = (uint32_t)TIM1_DMAR_ADDRESS;

// Запись в DMA1 Channel5 регистр адреса памяти. Здесь

// это адрес буфера aSRC_Buffer:
DMA1_Channel5->CMAR = (uint32_t)aSRC_Buffer;

// Разрешение DMA1 Channel5:
DMA1_Channel5->CCR |= (uint32_t)DMA_CCR_EN;

// Вычисление значения для прескалера таймера:
Tim1Prescaler = (uint16_t) (SystemCoreClock / 32000000) - 1;

// Конфигурирование периода:
TIM1->ARR = 0xFFFF;

// Конфигурирование прескалера таймера:
TIM1->PSC = Tim1Prescaler;

// Конфигурирование ширины импульса:
TIM1->CCR1 = 0xFFF;

// Выбор коэффициента деления 1. Сброс поля

// clockDivision:
TIM1->CR1 &= ~ TIM_CR1_CKD;

// Выбор DIV1 в качестве деления частоты тактов:
TIM1->CR1 |= TIM_CLOCKDIVISION_DIV1;

// Сброс битового поля режима:
TIM1->CR1 &= ~( TIM_CR1_DIR | TIM_CR1_CMS);

// Выбор счета вверх:
TIM1->CR1 |= TIM_COUNTERMODE_UP;

// Установка режима PWM1. Сброс бит Output Compare Mode:
TIM1->CCMR1 &= ~TIM_CCMR1_OC1M;
TIM1->CCMR1 &= ~TIM_CCMR1_CC1S;

// Выбор output compare mode 1:
TIM1->CCMR1 |= TIM_OCMODE_PWM1;/

/ Разрешение output compare 1 Preload:
TIM1->CCMR1 |= TIM_CCMR1_OC1PE;

// Разрешение автозагрузки Preload:
TIM1->CR1 |= TIM_CR1_ARPE;

// Разрешение TIM1 DMA Update:
TIM1->DIER |= TIM_DMA_UPDATE;

// Сброс битовых полей DBA и DBL:
TIM1->DCR &= ~TIM_DCR_DBA;
TIM1->DCR &= ~TIM_DCR_DBL;

// Выбор базового регистра DMA и длины DMA burst:
TIM1->DCR = TIM_DMABase_ARR | TIM_DMABurstLength_3Transfers;

// Разрешение UEV установкой бита UG для загрузки данных

// буфера в регистры предзагрузки:
TIM1->EGR |= TIM_EGR_UG;

// Ожидание сброса бита UG:

while((TIM1->EGR & TIM_EGR_UG) == SET){}

// Разрешение UEV установкой бита UG для загрузки данных

// из предзагрузки в активные регистры:
TIM1->EGR |= TIM_EGR_UG;

// Разрешение основного выхода TIM1:
TIM1->BDTR |= TIM_BDTR_MOE;

// Разрешение вывода CC1:
TIM1->CCER |= TIM_CCER_CC1E;

// Разрешение счетчика TIM1:
TIM1->CR1 |= TIM_CR1_CEN;

[Генерация сигнала из N-импульсов с использованием синхронизации таймера]

Примеры в этой главе разделены на 2 части, в которых описаны 2 похожих приложения. Оба примера используют внутреннюю синхронизацию таймеров для генерации сигнала из N-импульсов, с небольшим отличием примеров друг от друга:

• В первом примере (см. врезку "Пример генерации сигнала из N-импульсов, часть 1"), сигнал из N-импульсов генерируется на выходе и комплементарном выходе канала 1 таймера TIM1. По окончанию генерации N-импульсов канал 1 таймера TIM1 выводит свое последнее состояние, когда на выходе канала 1 лог. 0, и на комплементарном выходе лог. 1.
• Во втором примере (см. врезку "Пример генерации сигнала из N-импульсов, часть 2"), сигнал из N-импульсов также генерируется на выходе и комплементарном выходе канала 1 таймера TIM1. По окончанию генерации N-импульсов оба выхода канала 1 таймера TIM1 должны быть в лог. 0. Это может быть достигнуто функцией коммутации, встроенной в таймеры STM32. Это функция подробно описана во врезке, описывающей часть 2 примеров.

Обзор синхронизации таймера. Некоторые таймеры STM32 связаны друг с другом внутренней синхронизацией (chaining). Таймеры STM32, где есть возможность внутренней синхронизации таймеров, имеют только один вывод сигнала синхронизации с именем TRGO (аббревиатура "Trigger Out"). Таймеры также имеют 4 входа синхронизации (называемые ITRx, где x число от 1 до 4), подключаемые к выходам синхронизации других таймеров STM32. Руководство пользователя для любого микроконтроллера STM32 описывает матрицу внутренних соединений таймеров.

Обратите внимание, что только те таймеры, в которых есть блок контроллера master/slave, поддерживают внутреннюю синхронизацию таймеров (только с немногими исключениями). Например, таймер TIM2 содержит блок контроллера master/slave, и он может быть синхронизирован с другими таймерами STM32.

TIM2 может вызывать события триггера внутри других таймеров через выход своего сигнала синхронизации TRGO. В этом случае таймер TIM2 действует как master-таймер. Таймер TIM2 также может быть сконфигурирован для срабатывания от выходов синхронизации других таймеров; в этом случае TIM2 работает как slave-таймер. Таймер может работать как одновременно и как slave-таймер, и как master-таймер по отношению к другим таймерам.

Таймер TIM11 это пример таймера, у которого нет блока контроллера master/slave. У него нет функции вывода сигнала синхронизации TRGO, но TIM11 может работать как master-таймер для некоторых других таймеров. Это возможно через использование выхода канала TIM11 в качестве источника вывода сигнала синхронизации. Выход канала таймера TIM11 подключается к входам синхронизации других таймеров.

Конфигурация master-таймера. Когда таймер конфигурируется в качестве master, когда его выходной сигнал синхронизации TRGO может подключаться к любым из событий синхронизации таймера, перечисленным ниже. Обратите внимание, что представленный список не исчерпывающий, и в нем представлены только наиболее общие режимы. Список master-режимов может меняться от одного семейства микроконтроллеров к другому:

• Reset: бит UG регистра EGR используется в качестве выхода триггера (TRGO).
• Enable: сигнал разрешения счетчика используется как выход триггера (TRGO). Эта возможность используется для одновременного запуска нескольких таймеров, или для управления окном, в котором разрешен slave-таймер.
• Update: событие обновление выбрано как выход триггера (TRGO). Например, master-таймер может использоваться в качестве прескалера для slave-таймера.
• Compare pulse: выход триггера посылает положительный импульс, когда установлен флаг CC1IF (даже если он уже в лог. 1), когда срабатывает захват (capture) или событие совпадения (compare match).
• OC1Ref: сигнал OC1REF используется как выход триггера (TRGO).
• OC2Ref: сигнал OC2REF используется как выход триггера (TRGO).
• OC3Ref: сигнал OC3REF используется как выход триггера (TRGO).
• OC4Ref: сигнал OC4REF используется как выход триггера (TRGO).

Для конфигурирования события таймера или внутреннего сигнала для использования в качестве выхода синхронизации, должно быть записано правильное значение в поле MMS (master mode selection) регистра управления TIMx_CR2.

Конфигурация slave-таймера. Каждый таймер, оборудованный master/slave контроллером, имеет 4 входа синхронизации, готовых к подключению к выходам синхронизации других таймеров. Обратите внимание, что только один вход синхронизации может быть активен в любой момент времени, и битовое поле TS (trigger selection) используется для выбора, какой вход синхронизации будет активен.

Детектирование активного перепада на входе синхронизации одного таймера может вызвать одно событие таймера наподобие события обновления (update event, UEV) и сброса счетчика, или инкремента счетчика. Это зависит от сконфигурированного значения в поле бит SMS (slave mode selection) в регистре выбора slave-режима таймера TIMx_SMCR.

Для выбора используемого входа синхронизации slave-таймер подключается к master-таймеру через входной триггер. Каждый триггер ITRx подключается внутри к другому таймеру, и это соединение специфично для каждого продукта STM32.

Функция коммутации таймера STM32. Функция коммутации используется в комбинации с функцией предзагрузки (preload) для изменения конфигурации канала таймера в четкой синхронизации с внешними событиями таймера, которые поступают на него через один из внутренних или внешних входов таймера. Конфигурация, к которой это относится, может быть, например, режимом вывода канала, разрешения/запрещения канала или другое. Входы ITRx являются примерами внутренних входов, и ETR, TI1 или TI2 это примеры внешних входов.

Как было установлено в описании базовых режимов GP-таймеров (см. начало статьи), управляющие биты OCxM, CCxE и CCxNE предоставляют функцию предзагрузки (preload). Когда функция предзагрузки разрешена этими полями, любой доступ к ним на запись не меняет рабочий режим канала таймера, потому что на самом деле операция записи выполняется над теневыми полями предварительной загрузки. В активные поля, которые в настоящее время управляют работой выхода таймера, остаются неизменными.

Как только событие коммутации было сгенерировано внутри таймера, содержимое теневых preload-полей будут перенесены в активные поля, и следовательно режим выходного канала поменяется.

В зависимости от конфигурации битового поля CCUS control в регистре управления таймера TIMx_CR2, событие коммутации может генерироваться после детектирования активного перепада на сигнале входа триггера (timer trigger input, TRGI). В частности, оно может генерироваться после детектирования активного перепада на входе синхронизации таймера ITRx (входы ITRx являются частью источников сигнала TRGI).

Эта функция может использоваться для управления одним таймером, когда сработало событие коммутации на другом таймере, через внутреннюю синхронизацию между таймерами. Альтернативно событие коммутации может генерироваться программно путем установки битового поля COMG в регистре таймера TIMx_EGR.

// Вычисление значения для конфигурации прескалера, чтобы

// частота тактов таймера составила 1 МГц:
Tim1Prescaler= (uint16_t) (SystemCoreClock / 1000000) - 1;

// Вычисление периода PWM для получения 20 кГц

// из тактовой частоты 1 МГц:
Period = 1000000 / 20000;

// Конфигурирование прескалера TIM1:
TIM1->PSC = Tim1Prescaler;

// Конфигурирование периода:
TIM1->ARR = Period-1;

// Конфигурирование счетчика повторений:
TIM1->RCR = ((uint32_t) 5) - 1;

// Конфигурирование ширины импульса:
TIM1->CCR1 = Period / 2;

// Выбор коэффициента деления Clock Division 1.

// Сброс поля бит коэффициента деления тактов:
TIM1->CR1 &= ~ TIM_CR1_CKD;

// Выбор DIV1 в качестве коэффициента деления:
TIM1->CR1 |= TIM_CLOCKDIVISION_DIV1;

// Выбор счета вверх для TIM1. Сброс полей выбора режима:
TIM1->CR1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);

// Выбор счета вверх:
TIM1->CR1 |= TIM_COUNTERMODE_UP;

// Установка режима PWM1. Сброс бит режима Output Compare:
TIM1->CCMR1 &= ~TIM_CCMR1_OC1M;
TIM1->CCMR1 &= ~TIM_CCMR1_CC1S;

// Выбор output compare mode 1:
TIM1->CCMR1 |= TIM_OCMODE_PWM1;

/****************** Конфигурация OPM ********************/

// Выбор One Pulse Mode (OPM):
TIM1->CR1 |= TIM_CR1_OPM;

/********************************************************/

/********* Конфигурация slave-режима запуска ************/

// Выбор сигнала TIM_TS_ITR1 в качестве триггера для TIM1:
TIM1->SMCR &= ~TIM_SMCR_TS;
TIM1->SMCR |= TIM_TS_ITR1;

// Выбор Slave Mode:
TIM1->SMCR &= ~TIM_SMCR_SMS;
TIM1->SMCR |= TIM_SLAVEMODE_TRIGGER;

/********************************************************/

// Разрешение предзагрузки Output Compare:
TIM1->CCMR1 |= TIM_CCMR1_OC1PE;

// Установка бита UG, чтобы разрешить UEV:
TIM1->EGR |= TIM_EGR_UG;

// Разрешение основного выхода TIM1:
TIM1->BDTR |= TIM_BDTR_MOE;

// Выбор активного нуля в качестве выходной полярности.

// Сброс уровня Output Polarity:
TIM1->CCER &= ~TIM_CCER_CC1P;

// Установка выхода на низком уровне:
TIM1->CCER |= TIM_OCPOLARITY_LOW;

// Разрешение выхода CC1 на высоком уровне:
TIM1->CCER |= TIM_CCER_CC1E;

// Разрешение счетчика TIM1:
TIM1->CR1 |= TIM_CR1_CEN;

// Вычисление настройки для прескалера, чтобы получить

// частоту тактов таймера 1 МГц:
Tim2Prescaler= (uint16_t) ((SystemCoreClock ) / 1000000) - 1;

// Вычисление настройки периода PWM для получения 50 Гц

// из частоты тактов 1 МГц:
Period = 1000000 / 50;

// Конфигурация периода:
TIM2->ARR = Period-1;

// Конфигурирование прескалера таймера:
TIM2->PSC = Tim2Prescaler;

// Выбор коэффициента деления тактов (Clock Divison) = 1.

// Сброс битового поля деления частоты тактов:
TIM2->CR1 &= ~ TIM_CR1_CKD;

// Выбор DIV1 в качестве коэффициента деления тактов:
TIM2->CR1 |= TIM_CLOCKDIVISION_DIV1;

// Выбор счета вверх. Сброс полей выбора режима таймера:
TIM2->CR1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);

// Режим счета вверх:
TIM2->CR1 |= TIM_COUNTERMODE_UP;

/***** Конфигурация режима Master для обновления триггера ****/

// Срабатывание триггера TIM2 для обновления TIM1 Slave:
TIM1->CR2 &= ~ TIM_CR2_MMS;
TIM2->CR2 |= TIM_TRGO_UPDATE;

/*************************************************************/

// Разрешение счетчика таймера TIM2:
TIM2->CR1 |= TIM_CR1_CEN;

// Вычисление величины для настройки прескалера таймера, чтобы

// получить 1 МГц в качестве тактов счетчика при частоте

// ядра SystemCoreClock = 64 МГц:
Tim1Prescaler= (uint16_t) (SystemCoreClock / 1000000) - 1;

// Вычисление периода PWM для получения частоты 2 кГц:
Period = 1000000 / 2000;

// Конфигурирование прескалера таймера:
TIM1->PSC = Tim1Prescaler;

// Конфигурирование периода:
TIM1->ARR = Period-1;

// Конфигурирование ширины импульса:
TIM1->CCR1 = Period / 2;

// Выбор коэффициента деления тактов Clock Divison = 1.

// Сброс поля коэффициента деления:
TIM1->CR1 &= ~ TIM_CR1_CKD;

// Выбор DIV1 в качестве коэффициента деления тактов:
TIM1->CR1 |= TIM_CLOCKDIVISION_DIV1;

// Выбор счета вверх для TIM1. Сброс полей выбора режима:
TIM1->CR1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);

// Настройка счета вверх:
TIM1->CR1 |= TIM_COUNTERMODE_UP;

// Установка режима PWM1. Сброс бит режима Output Compare:
TIM1->CCMR1 &= ~TIM_CCMR1_OC1M;
TIM1->CCMR1 &= ~TIM_CCMR1_CC1S;

// Выбор режима 1 для output compare PWM:
TIM1->CCMR1 |= TIM_OCMODE_PWM1;

// Выбор лог. 1 в качестве активной полярности выхода.

// Сброс уровня полярности выхода:
TIM1->CCER &= ~TIM_CCER_CC1P;

// Установка лог. 1 для Output Compare Polarity:
TIM1->CCER |= TIM_OCPOLARITY_HIGH;

// Разрешить вывод CC1 на высоком уровне:
TIM1->CCER |= TIM_CCER_CC1E;

// Выбор активной лог. 1 в качестве уровня полярности

// комплементарного выхода. Сброс выходного состояния N:
TIM1->CCER &= ~TIM_CCER_CC1NP;

// Установка полярности выхода N на высокий уровень:
TIM1->CCER |= TIM_OCNPOLARITY_HIGH;

// Разрешение вывода CC1 на высоком уровне:
TIM1->CCER |= TIM_CCER_CC1NE;

/*********** Обновление конфигурации управления COM **********/

// Установка предзагрузки Capture Compare:
TIM1->CR2 |= TIM_CR2_CCPC;

// Установка бита CCUS для выбора обновления управления COM

// по входу триггера TRGI:
TIM1->CR2 |= TIM_CR2_CCUS;

// Разрешение источников прерывания коммутации:
TIM1->DIER |= TIM_IT_COM;

/******* Конфигурация режима Master: Trigger Reset mode ******/

// Конфигурирования обновления выходе TIM1 для подачи

// сигнала на TIM2:
TIM1->CR2 &= ~ TIM_CR2_MMS;
TIM1->CR2 |= TIM_TRGO_RESET;

/******* Конфигурация режима Slave: Trigger mode *************/

// Выбор сигнала TIM_TS_ITR1 в качестве входного для таймера:
TIM1->SMCR &= ~TIM_SMCR_TS;
TIM1->SMCR |= TIM_TS_ITR1;

// Выбор режима Slave:
TIM1->SMCR &= ~TIM_SMCR_SMS;
TIM1->SMCR |= TIM_SLAVEMODE_TRIGGER;

/*************************************************************/

// Установка бита UG для разрешения UEV:
TIM1->EGR |= TIM_EGR_UG;

// Разрешение основного выхода TIM1:
TIM1->BDTR |= TIM_BDTR_MOE;

// Разрешение счетчика TIM1:
TIM1->CR1 |= TIM_CR1_CEN;

// Вычисление параметра для настройки прескалера, чтобы получить

// частоту тактирования таймера 1 МГц из системной частоты

// SystemCoreClock = 64 МГц:
Tim2Prescaler = (uint16_t) ((SystemCoreClock) / 1000000) - 1;

// Вычисление параметра для установки частоты периода PWM

// 100 Гц при частоте тактов таймера 1 МГц:
Period = 1000000 / 100;

// Конфигурирование периода:
TIM2->ARR = Period-1;

// Конфигурирование прескалера:
TIM2->PSC = Tim2Prescaler;

// Выбор деления частоты тактов Clock Divison = 1.

// Сброс битового поля настройки деления частоты:
TIM2->CR1 &= ~ TIM_CR1_CKD;

// Выбор DIV1 в качестве настройки деления частоты:
TIM2->CR1 |= TIM_CLOCKDIVISION_DIV1;

// Выбор счета вверх для таймера TIM1.

// Сброс битовых полей выбора режима:
TIM2->CR1 &= ~(TIM_CR1_DIR | TIM_CR1_CMS);

// Выбор режима счета вверх:
TIM2->CR1 |= TIM_COUNTERMODE_UP;

/***** Конфигурация режима Master: обновление триггера ******/

// Триггер обновления TIM2 подает сигнал на TIM1 Slave:
TIM2->CR2 &= ~TIM_CR2_MMS;
TIM2->CR2 |= TIM_TRGO_UPDATE;

/******* Конфигурация режима Slave: Trigger mode ************/

// Выбор сигнала TIM_TS_ITR0 в качестве входного сигнала

// триггера для TIM2:
TIM2->SMCR &= ~TIM_SMCR_TS;
TIM2->SMCR |= TIM_TS_ITR0;

// Выбор режима Slave, триггер сброса:
TIM2->SMCR &= ~TIM_SMCR_SMS;
TIM2->SMCR |= TIM_SLAVEMODE_RESET;

/************************************************************/

// Разрешение счетчика TIM1:
TIM2->CR1 |= TIM_CR1_CEN;

// Сброс бит OC1M в регистре CCMR1:
TIM1->CCMR1 &= TIM_CCMR1_OC2M;

// Конфигурирование бит OC1M в неактивный режим:
TIM1->CCMR1 |= TIM_OCMODE_FORCED_INACTIVE;

[Ссылки]

1. AN4776 General-purpose timer cookbook site:st.com.
2. AN4013 STM32 cross-series timer overview site:st.com.
3. AN4277 Using STM32 device PWM shut-down features for motor control and digital power conversion site:st.com.
4. 190614AN4776-cube-timcooker.zip - исходный код проектов, документация.
5. STM32: аббревиатуры и термины.
6. STM32F4xx: продвинутые таймеры TIM1 и TIM8.