Синтезатор Si5351A часто используется в радиолюбительской и связной аппаратуре как генератор программируемой частоты с широким диапазоном перестройки. Конечно, его выходной спектр не идеальный, и в нем присутствуют не только четные и нечетные гармоники, от которых довольно легко избавиться, но также и паразитная частотная и фазовая модуляция. Например, вместе с основной частотой могут одновременно генерироваться и частоты +-100, +-200, +-300, ... Гц. Для голосовой связи SSB это некритично, но для специальных применений, таких как передача данных IFSK или передача протокола WSPR это может оказаться нежелательным.

Достижение чистого, однотонального спектра сигнала на выходе синтезатора Si5351 требует специальных усилий. Для достижения самых лучших результатов воспользуйтесь следующими рекомендациями:

1. Необходимо реализовать качественное тактирование Si5351.

• Примените высокостабильный кварцевый опорный генератор (25 или 27 МГц), желательно с малым допуском на погрешность частоты (+-10 ppm или лучше).
• Избегайте использовать шумный или нестабильный генератор опорной частоты, потому что это непосредственно влияет на чистоту спектра выходного сигнала.
• Если требуемые параметры по фазовому шуму критические, рассмотрите вариант использования внешнего VCXO или отдельного малошумящего генератора наподобие Si570.

2. Оптимально выберите параметры PLL.

• Для высоких формируемых частот (до 900 МГц) используйте PLL A, а для частот ниже (до 600 МГц) используйте PLL B.
• Для снижения фазового шума постарайтесь сохранить коэффициент умножения PLL не слишком большим (20 .. 30). Большие коэффициенты деления увеличивают фазовый шум и паразитные выбросы.
• Используйте для вычисления частоты PLL формулу:

               (a + b/c)
fPLL = fXTAL * ---------
                   D

Здесь a, b, c это целые числа для параметров PLL multisynth, а D это коэффициент деления.

3. Подбор выходного делителя и настроек multisynth.

• Используйте целочисленные режимы деления (не дробные), что минимизирует помехи на выходе.
• Для очень низких частот используйте R-division (однако имейте в виду, что это увеличивает джиттер).
• Избегайте слишком экстремальных коэффициентов деления (например > 1000), чтобы предотвратить чрезмерный фазовый шум.

4. Фильтрация и выходной каскад.

• Добавьте на выходе ФНЧ (LPF) для подавления гармоник. Может помочь резонансный LC-фильтр (например Батерворта 3-го порядка) для вашей целевой выходной частоты.
• Правильно терминируйте выход линий передачи (50 Ом) во избежание отражений и искажения сигнала.
• По возможности используйте буферизированные выходы (CLK0 часто дает самый чистый сигнал).

5. Источник питания и разводка печатной платы.

• Максимально устраните факторы шумового воздействия и помех по питанию на задающий генератор.
• Используйте качественный, малошумящий регулятор LDO (например на напряжение 3.3V с) правильной развязкой шин питания на входе и выходе.
• Поместите два конденсатора: танталовый 10 мкФ и керамический 100 нФ максимально близко к выводам питания Si5351.
• Минимизируйте петли земли и старайтесь сохранить все сигнальные дорожки максимально короткими.
• Для свободного пространства на печатной плате используйте заливку медью.
• Избегайте параллельной прокладки цифровых и/или аналоговых трасс - во избежание наводки взаимных помех.

6. Советы по программированию.

• Для уменьшения паразитных помех используйте PLL reset (команда PLL_RESET) после изменения частоты. Однако имейте виду, что эта команда вызовет кратковременное нарушение выходного сигнала.
• Запретите неиспользуемые выходы для снижения перекрестных помех.
• Для получения самого чистого сигнала:
   - используйте CLK0 в режиме clock source mode (уменьшает внутренний шум переключения);
   - избегайте дробных делителей, если помехи создают проблемы.
• Часто на практике избежать дробных делителей невозможно (особенно если необходимо программировать частоту с небольшим шагом, например для формирования протокола WSPR). Достичь самых лучших результатов можно с помощью анализатора спектра:
   - незначительно измените частоту PLL (например, изменением дробного делителя);
   - экспериментируйте с различными настройками multisynth.

[Пример конфигурации для генерации синуса 10 МГц]

1. Установите PLL A на 800 МГц (25 МГц × 32).
2. Используйте делитель (multisynth divider) 80 для получения 10 МГц на выходе.
3. Разрешите выход CLK0 с нагрузочной способностью 7 mA (настройте по используемой нагрузке).
4. Добавьте на выходе 10 МГц LPF (например эллиптический 7-го порядка).

[Ссылки]

1. Si5351: программируемый генератор на любую частоту.
2. Si570, Si571: программируемый через I2C генератор XO/VCXO.