Команда WRITE ENABLE устанавливает бит защелки разрешения записи (write enable latch, WEL). Бит WEL должен быть установлен перед выполнением каждой команды PROGRAM, ERASE и WRITE. Команда WRITE ENABLE вводится после перевода в лог. 0 сигнала выборки S#. Посылается код команды, и затем сигнал S# переводится обратно в лог. 1.

Рис. 7. Последовательность выдачи команды WRITE ENABLE.

Легенда:

Биты данных не имеют значения (Don’t Care)

Команда WRITE DISABLE сбрасывает бит защелки разрешения записи (write enable latch, WEL). Команда WRITE DISABLE вводится переводом сигнала выборки S# в лог. 0, после этого посылается код команды, и затем сигнал выборки S# переводится обратно в лог. 1.

Кроме WRITE DISABLE, бит WEL автоматически сбрасывается в следующих ситуациях:

• Power-up (включение питания)
• Завершения любой операции стирания ERASE, PROGRAM и WRITE STATUS REGISTER

Рис. 8. Последовательность выдачи команды WRITE DISABLE.

Легенда:

Биты данных не имеют значения (Don’t Care)

Команда READ IDENTIFICATION читает следующие идентификационные данные устройства:

• Идентификатор производителя (1 байт): этот ID назначается организацией JEDEC.
• Идентификатор устройства (2 байта): этот ID назначается производителем устройства; первый байт показывает тип памяти, и второй емкость памяти устройства.
• Уникальный код идентификатора (Unique ID, UID), 17 байт, 16 из которых доступно по запросу покупателя: первый байт содержит длину последующих данных, остальные 16 байт содержат настраиваемые заводские данные пользователя (Customized Factory Data, CFD).

Таблица 6. Последовательность выводимых данных команды READ IDENTIFICATION.

Примечание: байты CFD доступны только для чтения, и могут быть запрограммированы по запросу данными покупателя. Если покупатель не сделал для этого запрос, то устройство поставляется со всеми CFD-байтами, запрограммированными нулями. Устройства с маркировкой верхней части корпуса года и недели больше чем "06/2015", и собранные в корпусе UFDFPN8 4 x 3 мм, имеют область CFD корпуса, запрограммированную с UID. Для декодирования верхней маркировки кодов года и недели (неделя сборки), см. TN-12-24 "Serial Flash Memory Device Marking for the M25P/PE/PX, M45PE, and N25Q Product Families" на сайте micron.com.

Рис. 9. Последовательность выдачи команды READ IDENTIFICATION.

Легенда:

Биты данных не имеют значения (Don’t Care)

Команда READ IDENTIFICATION не декодируется во время выполнения внутреннего цикла ERASE или PROGRAM, и не влияет на выполнение этого цикла. Команда READ IDENTIFICATION не должна выдаваться, когда устройство находится в режиме глубокого отключения (DEEP POWER-DOWN).

Сначала устройство выбирается переводом S# в лог. 0. Затем 8-битный код команд вдвигается в устройство, после чего данные выдвигаются через DQ1 следующим образом: 24-битный код идентификации устройства, 8-битная длина CFD, 16 байт содержимого CFD. Каждый бит выдвигается наружу по спаду уровня сигнала тактов C.

Команда READ IDENTIFICATION прерывается путем перевода выборки S# в лог. 1 в любой момент во время вывода данных. Когда S# переведен в лог. 1, устройство переходит в режим ожидания (STANDBY POWER mode), и ждет подачи выборки, чтобы принять, декодировать и выполнить другие команды.

Команда READ STATUS REGISTER позволяет прочитать регистр состояния. Регистр состояния может быть прочитан в любой момент, даже когда выполняется внутренний цикл PROGRAM, ERASE или WRITE STATUS REGISTER. Когда выполняются эти циклы, рекомендуется проверить бит write in progress (WIP) перед отправкой новой команды в устройство. Это также можно делать путем непрерывного чтения регистра состояния.

Рис. 10. Последовательность выдачи команды READ STATUS REGISTER.

Легенда:

Биты данных не имеют значения (Don’t Care)

Рис. 11. Формат Status Register.

WIP. Бит активности операции записи (write in progress, WIP) показывает, занята ли микросхема памяти внутренним циклом WRITE STATUS REGISTER, PROGRAM или ERASE. Когда бит WIP установлен в 1, выполняется внутренний цикл; когда WIP установлен в 0, внутренний цикл не выполняется (микросхема готова к приему, декодированию и выполнению любой команды).

WEL. Бит защелки разрешения записи (write enable latch, WEL) показывает состояние внутренней защелки, разрешающей запись. Когда бит WEL установлен в 1, установлена внутренняя защелка разрешения записи; когда бит WEL установлен в 0, внутренняя защелка разрешения записи сброшена, и не будут приниматься команды WRITE STATUS REGISTER, PROGRAM или ERASE.

Биты защиты блоков. Эти биты энергонезависимы. Они определяют размер защищенной области, которую нельзя будет записать и стереть командами PROGRAM и ERASE. Биты защиты блоков записываются командой WRITE STATUS REGISTER.

Когда один или больше бит защиты блоков установлен в 1, соответствующая область памяти, как это определено в таблице 3 "Размеры защищенных от записи областей данных", становится защищенной от действия команд PAGE PROGRAM и SECTOR ERASE. Биты защиты блоков могут быть записаны, чтобы применить аппаратную защиту определенных областей памяти. Команда BULK ERASE выполняется только если все биты защиты блоков обнулены.

SRWD. Энергонезависимый бит status register write disable (SRWD) работает вместе с сигналом защиты от записи (W#/V_PP). Когда бит SRWD установлен в 1, и вывод W#/V_PP переведен в лог. 0, устройство переходит в режим аппаратной защиты от записи (hardware protected mode). В этом режиме энергонезависимые биты регистра состояния (SRWD и биты защиты блоков) становятся доступны только для чтения, и команда WRITE STATUS REGISTER больше не сможет выполняться.

Команда WRITE STATUS REGISTER позволяет записать новое значение в регистр состояния. Перед тем, как может быть принята команда WRITE STATUS REGISTER, нужно выполнить команду WRITE ENABLE. После декодирования и выполнения команды WRITE ENABLE устройство установит бит защелки разрешения записи (WEL) в регистре состояния.

Команда WRITE STATUS REGISTER вводится предварительным переводом выборки S# в лог. 0, за которым на вход DQ0 передается код команды и байт данных. Команда WRITE STATUS REGISTER не влияет на биты b6, b5, b4, b1 и b0 регистра состояния. Биты b6, b5 и b4 всегда читаются как "0". Сигнал выборки S# должен быть переведен в лог. 1 после того, как было принят последний байт данных. Если это условие не выполнено, команда WRITE STATUS REGISTER не выполняется.

Рис. 12. Последовательность выдачи команды WRITE STATUS REGISTER.

Когда S# переводится в лог. 1, инициируется внутренний цикл WRITE STATUS REGISTER, его длительность составляет tW. Когда выполняется внутренний цикл WRITE STATUS REGISTER, регистр состояния все еще доступен на чтение, чтобы можно было проверить значение бита write in progress (WIP). Бит WIP установится в 1 во время цикла WRITE STATUS REGISTER, и установится в 0, когда этот цикл завершится. Также когда этот цикл завершится, сбросится бит WEL.

Команда WRITE STATUS REGISTER дает возможность пользователю поменять значения бит защиты блоков (BP2, BP1, BP0). Установка этих бит определяет размер области, которая рассматривается как область только для чтения (см. таблицу 3 выше).

Команда WRITE STATUS REGISTER также позволяет установить и сбросить бит status register write disable (SRWD) в соответствии с управлением сигналом write protect (W#/V_PP). Бит SRWD и сигнал W#/V_PP позволяют поместить устройство в аппаратный защищенный режим (hardware protected mode, HPM). Команда WRITE STATUS REGISTER не выполняется, как только активирован HPM. Опции для разрешения режимов защиты регистра состояния показаны в таблице 7.

Таблица 7. Режимы Status Register Protection.

Примечания:

1. Программная защита: регистр состояния может быть записан (т. е. можно изменить значения бит SRWD, BP2, BP1 и BP0), если команда WRITE ENABLE установила бит WEL.
2. Команды PAGE PROGRAM, SECTOR ERASE и BULK ERASE не принимаются.
3. Команды PAGE PROGRAM и SECTOR ERASE могут быть приняты.
4. Аппаратная защита: в регистр состояния нельзя записывать (биты SRWD, BP2, BP1 и BP0 изменить нельзя).
5. Команды PAGE PROGRAM, SECTOR ERASE и BULK ERASE не принимаются.

Когда бит SRWD регистра состояния равен 0 (его начальное состояние с завода), можно записывать в регистр состояния, когда бит WEL был установлен ранее выданной командой WRITE ENABLE, независимо от того, в каком состоянии находится сигнал W#/VPP, в лог. 1 или в лог. 0. Когда бит SRWD установлен в 1, нужно рассмотреть два случая в зависимости от состояния сигнала W#/VPP:

• Если на W#/VPP лог. 1, то можно записывать в регистр состояния, когда ранее бит WEL был установлен командой WRITE ENABLE.
• Если на W#/VPP лог. 0, то нельзя записывать в регистр состояния, даже если бит WEL был ранее установлен командой WRITE ENABLE. Таким образом, попытки записи в регистр состояния будут отклоняться. В результате защищены от модификации все байты данных, которые находятся в защищенных областях (находятся под программной защитой SPM). Защищенная область SPM определяется состоянием бит защиты блоков (BP2, BP1, BP0), которые также аппаратно защищены от модификации.

Независимо от этих двух событий, можно войти в защиту HPM одним из следующих способов:

• Установка бита SRWD регистра состояния после перевода сигнала W#/VPP в лог. 0.
• Перевод сигнала W#/VPP в лог. 0 после установки бита SRWD регистра состояния.

Единственный способ выхода из HPM - подтянуть сигнал W#/VPP к лог. 1. Если W#/VPP постоянно находится в лог. 1, то защита HPM никогда не может быть активирована. В этом случае доступна только защита SPM, использующая биты защиты блоков регистра состояния (BP2, BP1, BP0).

Для чтения устройство сначала выбирается переводом сигнала S# в лог. 0. Передается код команды READ DATA BYTES, за которым идет 3-байтный адрес (A23-A0), каждый бит защелкивается на входе DQ0 по фронту нарастания сигнала тактов C. Затем содержимое по заданному адресу выводится через выход DQ1, каждый бит выдвигается по спаду тактов C на максимальной частоте fR.

Первый байт может быть адресован в любой ячейке. Адрес автоматически инкрементируется на следующий при каждом выдвинутом байте. Таким образом, командой READ DATA BYTES может быть прочитана вся память. Когда был достигнут самый старший адрес, адрес возвратится к 000000h, и последовательность чтения может продолжаться бесконечно.

Команда READ DATA BYTES завершается переводом выборки S# в лог. 1. Сигнал S# может быть переведен в лог. 1 в любой момент вывода данных. Любая команда READ DATA BYTES, выданная во время выполнения внутреннего цикла ERASE, PROGRAM или WRITE, будет отброшена без какого-либо влияния на цикл команды записи/стирания.

Рис. 13. Последовательность выдачи команды READ DATA BYTES.

Легенда:

Биты данных не имеют значения (Don’t Care)

Примечание: Cx = 7 + (A[MAX] + 1).

Устройство сначала выбирается переводом сигнала S# в лог. 0. Затем через вход передается DQ0 код команды READ DATA BYTES at HIGHER SPEED, за которым идет 3-байтный адрес (A23 .. A0) и пустой (dummy) байт. Каждый передаваемый бит защелкивается по фронту нарастания уровня тактов C. Затем содержимое памяти по заданному адресу выдвигается через выход DQ1 с максимальной частотой fC, во время спада уровня C.

Первый байт может быть адресован в любой ячейке. Адрес автоматически инкрементируется на следующий при каждом выдвинутом байте. Таким образом, командой READ DATA BYTES at HIGHER SPEED может быть прочитана вся память. Когда был достигнут самый старший адрес, адрес возвратится к 000000h, и последовательность чтения может продолжаться бесконечно.

Команда READ DATA BYTES at HIGHER SPEED завершается переводом выборки S# в лог. 1. Сигнал S# может быть переведен в лог. 1 в любой момент вывода данных. Любая команда READ DATA BYTES at HIGHER SPEED, выданная во время выполнения внутреннего цикла ERASE, PROGRAM или WRITE, будет отброшена без какого-либо влияния на цикл команды записи/стирания.

Рис. 14. Последовательность выдачи команды READ DATA BYTES at HIGHER SPEED.

Легенда:

Биты данных не имеют значения (Don’t Care)

Примечание: Cx = 7 + (A[MAX] + 1).

Команда PAGE PROGRAM позволяет программировать байты в памяти, что означает перевод битов из 1 в 0. Перед тем, как может быть принята команда PAGE PROGRAM, должна быть выполнена команда WRITE ENABLE. После того, как была декодирована команда WRITE ENABLE, устройство установит бит защелки разрешения записи (WEL) в регистре состояния.

Команда PAGE PROGRAM начинается переводом сигнала выборки S# в лог. 0, затем через вход DG0 передается код команды, за которым идут три байта адреса, и как минимум один байт данных.

Если не все самые младшие биты адреса (A7-A0) равны нулю, то все переданные данные, которые будут лежать за пределами текущей программируемой страницы, перескочат на начало той же страницы, т. е. когда все младшие биты адреса (A7-A0) станут нулями. Сигнал выборки S# должен быть в лог. 0 в течение всей этой последовательности передачи.

Если в устройство было передано больше 256 байт, то ранее переданные байты будут отброшены, гарантируя программирование только последних 256 байт данных на ту же страницу. Если же было передано меньше 256 байт данных, то они будут запрограммированы начиная с указанного адреса, остальные байты на той же странице останутся без изменения.

Для оптимизации интервалов времени рекомендуется использовать команду PAGE PROGRAM для программирования всех соседних байт страницы в одной последовательности вместо того, чтобы программировать одну и ту же страницу по кускам, используя для неё несколько последовательностей команды PAGE PROGRAM, в каждой из которых содержится только несколько байт.

Сигнал выборки S# должен быть переведен в лог. 1 после количества тактов, нацело делящегося на 8, иначе команда PAGE PROGRAM не будет выполнена.

Как только S# перейдет в лог. 1, инициируется внутренний цикл PAGE PROGRAM длительностью tPP. Во время выполнения цикла PAGE PROGRAM регистр состояния может быть прочитан, чтобы проверить бит write in progress (WIP). Бит WIP в лог. 1, когда осуществляется внутренний цикл программирования, и в лог. 0, когда цикл программирования завершился. Через некоторое не указанное время после завершения цикла сбросится бит WEL.

Команда PAGE PROGRAM не выполнится, если она будет нацелена на страницу памяти, защищенную битами BP2, BP1 и BP0.

Рис. 15. Последовательность выдачи команды PAGE PROGRAM.

Примечание: Cx = 7 + (A[MAX] + 1).

Команда SECTOR ERASE установит в единички (FFh) все биты в выбранном секторе. Перед тем, как может быть принята команда SECTOR ERASE, должна быть выполнена команда WRITE ENABLE. После того, как была декодирована команда WRITE ENABLE, устройство установит бит защелки разрешения записи (WEL) в регистре состояния.

Чтобы войти в команду SECTOR ERASE, сначала переводится в лог. 0 выборка S#, затем через DQ0 передается код команды и 3 байта адреса. Любой адрес внутри сектора является допустимым адресом для команды SECTOR ERASE. Сигнал выборки S# должен быть в лог. 0 в течение всей этой последовательности передачи.

После того, как последний байт адреса был передан, выборка S# должна быть переведена в лог. 1. Иначе команда SECTOR ERASE не будет выполнена. Как только сигнал S# перешел в лог. 1, инициируется внутренний цикл SECTOR ERASE длительностью tSE. Во время выполнения цикла SECTOR ERASE регистр состояния может быть прочитан, чтобы проверить бит write in progress (WIP). Бит WIP в лог. 1, когда осуществляется внутренний цикл программирования, и в лог. 0, когда цикл программирования завершился. Через некоторое не указанное время после завершения цикла сбросится бит WEL.

Команда SECTOR ERASE не выполнится, если запрашиваемый для очистки сектор защищен от записи программно или аппаратно.

Рис. 16. Последовательность выдачи команды SECTOR ERASE.

Примечание: Cx = 7 + (A[MAX] + 1).

Команде BULK ERASE установит все биты в единички (FFh). Перед тем, как команда BULK ERASE, должна быть выполнена команда WRITE ENABLE. После того, как была декодирована команда WRITE ENABLE, устройство установит бит защелки разрешения записи (WEL) в регистре состояния.

Перед запуском команды BULK ERASE сигнал выборки S# должен быть переведен в лог. 0, затем через вход DQ0 должен быть послан код команды. Сигнал выборки S# должен быть в лог. 0 в течение всей этой последовательности передачи.

После того, как переданы все 8 бит команды, сигнал S# должен быть переведен в лог. 1, иначе команда BULK ERASE не выполнится. Как только сигнал S# переведен в лог. 1, инициируется внутренний автономный цикл BULK ERASE, длительность которого составляет tBE. Когда выполняется цикл BULK ERASE, регистр состояния может быть прочитан, чтобы проверить бит write in progress (WIP). Бит WIP в лог. 1, когда осуществляется внутренний цикл очистки, и в лог. 0, когда цикл программирования завершился. Через некоторое не указанное время после завершения цикла сбросится бит WEL.

Команда BULK ERASE выполнится только в том случае, если все биты защиты блоков (BP2, BP1, BP0) установлены в 0. Команда BULK ERASE игнорируется, если один или большее количество секторов защищены от записи.

Рис. 17. Последовательность выдачи команды BULK ERASE.

Только с помощью команды DEEP POWER-DOWN можно перевести устройство в состояние, когда оно потребляет минимум тока - режим глубокого отключения (DEEP POWER-DOWN). Команда DEEP POWER-DOWN также может использоваться как механизм программной защиты, когда устройство не активно, потому что в режиме DEEP POWER-DOWN игнорирует все команды WRITE, PROGRAM и ERASE.

Перевод сигнала выборки S# в лог. 1 отменяет выбор устройства и переводит его в режим ожидания (STANDBY POWER mode), если в настоящий момент не выполняется внутренняя операция. Как только устройство перейдет в режим STANDBY POWER, можно войти в режим DEEP POWER-DOWN путем выполнения команды DEEP POWER-DOWN, благодаря чему снизится до минимума ток потребления от ICC1 до ICC2.

Для вывода устройства из режима DEEP POWER-DOWN должна быть выполнена команда RELEASE from DEEP POWER-DOWN. Другие команды не должны выдаваться, когда устройство находится в режиме DEEP POWER-DOWN. Режим DEEP POWER-DOWN автоматически остановится при выключении питания. При подаче питания на устройство оно всегда перейдет в режим STANDBY POWER.

Команду DEEP POWER-DOWN можно выполнить путем перевода сигнала выборки S# в лог. 0, после чего через вход DQ0 должен быть передан код команды. Сигнал выборки S# должен быть в лог. 0 в течение всей этой последовательности передачи.

Сигнал выборки S# должен быть переведен в лог. 1 после передачи 8 бит команды, иначе команда DEEP POWER-DOWN не выполнится. Как только команда S# переведена в лог. 1, требуется задержка tDP перед тем, как ток потребления уменьшится до ICC2, и станет активным режим DEEP POWER-DOWN.

Любая команда DEEP POWER-DOWN, выданная во время выполнения внутреннего цикла ERASE, PROGRAM или WRITE, будет отброшена без какого-либо влияния на выполнение внутреннего цикла.

Рис. 18. Последовательность выдачи команды DEEP POWER-DOWN.

Легенда:

Биты данных не имеют значения (Don’t Care)

Примечание: Cx = 7 + (A[MAX] + 1).

Как только устройство вошло в режим DEEP POWER-DOWN, оно будет игнорировать все команды кроме команд RELEASE from DEEP POWER-DOWN и READ ELECTRONIC SIGNATURE. Выполнение любой из этих команд выведет устройство из режима DEEP POWER-DOWN.

Команду RELEASE from DEEP POWER-DOWN можно запустить переводом сигнала выборки S# в лог. 0, за которым через DQ0 передается код команды. Сигнал выборки S# должен быть в лог. 0 в течение всей этой последовательности передачи.

Команда RELEASE from DEEP POWER-DOWN завершается переводом сигнала выборки S# в лог. 1. Отправка дополнительных импульсов тактов C, когда выборка S# находится в лог. 0, приедет к тому, что команда RELEASE from DEEP POWER-DOWN будет отброшена и не выполнится.

После того, как сигнал выборки S# переведен в лог. 1, через задержку tRES устройство перейдет в режим STANDBY. S# должен оставаться в лог. 1 как минимум в течение этого периода времени. После этого устройство будет ждать выборки, и может принять, декодировать и выполнять команды.

Любая команда RELEASE from DEEP POWER-DOWN, выданная во время выполнения внутреннего цикла ERASE, PROGRAM или WRITE, отбрасывается без какого-либо влияния на внутренний цикл.

Рис. 19. Последовательность выдачи команды RELEASE from DEEP POWER-DOWN.

Легенда:

Биты данных не имеют значения (Don’t Care)

Как только устройство вошло в режим DEEP POWER-DOWN, оно будет игнорировать все команды кроме команд RELEASE from DEEP POWER-DOWN и READ ELECTRONIC SIGNATURE. Выполнение любой из этих команд выведет устройство из режима DEEP POWER-DOWN.

Команду READ ELECTRONIC SIGNATURE можно ввести переводом сигнала выборки S#, после чего через вход DQ0 передается код команды и 3 пустых байта (dummy bytes). При этом каждый вводимый бит защелкивается фронтом нарастания уровня тактов C. 8-битная электронная подпись выдвигается через выход DQ1 по спадам уровня тактов C; сигнал выборки S# должен быть в лог. 0 в течение всей этой последовательности чтения электронной подписи. Однако перевод S# в лог. 1 после кода команды, перед тем, как будет выведена 8-битная электронная подпись, все еще гарантирует, что устройство будет переведено в режим STANDBY.

За исключением ситуаций, когда выполняется внутренний цикл ERASE, PROGRAM или WRITE STATUS REGISTER, команда READ ELECTRONIC SIGNATURE предоставляет доступ к 8-битной электронной подписи устройства, и эта команда может быть выдана даже тогда, когда устройство не вошло в режим DEEP POWER-DOWN. Команда READ ELECTRONIC SIGNATURE не выполнится, когда активен внутренний цикл ERASE, PROGRAM или WRITE STATUS REGISTER, без какого-либо влияния на этот внутренний цикл.

Команда READ ELECTRONIC SIGNATURE завершается переводом сигнала выборки S# в лог. 1 после того, как электронная подпись будет прочитана как минимум 1 раз. Отправка дополнительных тактов C, когда выборка S# находится в лог. 0, приводит к повторяющемуся выводу электронной подписи.

Если выборка S# переводится в лог. 1, устройство немедленно перейдет в режим STANDBY, если оно ранее не находилось в режиме DEEP POWER-DOWN. Если устройство ранее было в режиме DEEP POWER-DOWN, переход в режим STANDBY произойдет через задержку, описанную здесь. Как только устройство перейдет в режим STANDBY, оно будет ожидать выборку и может принимать, декодировать и выполнять инструкции.

• Если S# переводится в лог. 1 перед тем, как прочитана электронная подпись, переход в режим STANDBY задерживается на время tRES1, как показано в последовательности команды RELEASE from DEEP POWER-DOWN. Сигнал выборки S# должен оставаться в лог. 1 как минимум время tRES1(max).
• Если S# переводится в лог. 1 после того, как прочитана электронная подпись, переход в режим STANDBY будет задержан на время tRES2. Выборка S# должна оставаться в состоянии лог. 1 как минимум на время tRES2(max).

Рис. 20. Последовательность выдачи команды READ ELECTRONIC SIGNATURE.

Легенда:

Биты данных не имеют значения (Don’t Care)

Примечание: Cx = 7 + (A[MAX] + 1).

Предупреждение: превышение абсолютных максимальных параметров может привести к необратимому повреждению устройства. Эти стрессовые параметры даны только для рейтинга, и работа устройства в таких предельных условиях не рекомендуется. Работа устройства в условиях максимальных параметров может повлиять на надежность устройства.

Таблица 9. Максимальные абсолютные параметры.

Примечания:

1. Параметр T_LEAD совместим со стандартами JEDEC Std J-STD-020C (для малого корпуса, сборка Sn-Pb или Pb), спецификацией Micron RoHS 7191395 и европейской директивой "Restrictions on Hazardous Substances" (RoHS) 2002/95/EU.
2. Во время переходных процессов минимальное напряжение может достигать -2V на длительность не более 20 нс; максимальное значение может достигать V_CC + 2V на длительность не более 20 нс.
3. Параметр V_ESD: JEDEC Std JESD22-A114A (C1 = 100 пФ, R1 = 1500 Ω, R2 = 500 Ω).

Таблица 10. Рабочие условия.

Примечания:

1. Autograde 6 и стандартные микросхемы (grade 6) проверяются при 85 °C. Autograde 6 отвечают требованиям высокой надежности, что подтверждено тестами.
2. Autograde 3 проверяются для 125 °C.

Таблица 11. Хранение данных и износостойкость.

Таблица 12. Спецификации по постоянному току (DC Current).

Таблица 13. Спецификации по постоянному напряжению (DC Voltage).

В следующих AC спецификациях HIGH-Z определено как момент времени, когда уровнем данных никто не управляет; однако это не применимо к устройству M25PX64.

Таблица 14. Условия измерения AC.

Рис. 22. Формы сигнала измерений AC.

Таблица 15. Емкость.

Примечание: значения только измерены, не проверены на 100%, при T_A = 25°C и частоте 25 МГц.

Таблица 16. Спецификации AC (25 МГц, устройство Grade 3, V_CC[min]=2.7V).

Примечания:

1. READ DATA BYTES at HIGHER SPEED, PAGE PROGRAM, SECTOR ERASE, BLOCK ERASE, DEEP POWER-DOWN, READ ELECTRONIC SIGNATURE, WRITE ENABLE/DISABLE, READ ID, READ/WRITE STATUS REGISTER.
2. Параметры tCH и tCL должны быть больше или равны 1/fC.
3. Параметры tCLCH, tCHCL, tSHQZ, tHHQX, tHLQZ, tDP, tRES1 и tRES2 гарантируются как характеристические, они не проверяются на 100% в процессе производства.
4. Параметры tCLCH и tCHCL времени нарастания и спада тактов выражены как скорость передачи.
5. Параметры tWHSL и tSHWL применимы только как константа для команды WRITE STATUS REGISTER, когда бит SRWD установлен в 1.

Таблица 17. Времена выполнения инструкций (25 МГц, устройство Grade 3, V_CC[min]=2.7V).

Примечания:

1. Применимо ко всей таблице: типовые значения даны для T_A = 85 °C.
2. Когда команда PAGE PROGRAM используется для программирования следующих друг за другом байт, оптимизированные интервалы времени получаются в одной последовательности, которая включает все байты страницы, вместо того, чтобы использовать несколько последовательностей только для нескольких байт (1 < n < 256).
3. int(A) соответствует старшей целой части A. Например, int(12/8) = 2 и int(32/8) = 4.

Таблица 18. Спецификации AC (75 МГц, устройство Grade 3 и 6, V_CC[min]=2.7V).

Примечания:

1. Применимо ко всей таблице: устройства по технологии 110 нм идентифицированные по цифровому коду 4 и буквой B маркировки.
2. Параметры tCH и tCL должны быть больше или равны 1/fC.
3. Параметры tCLCH, tCHCL, tSHQZ, tHHQX, tHLQZ, tDP, tRES1 и tRES2 гарантируются как характеристические, они не проверяются на 100% в процессе производства.
4. Параметры tCLCH и tCHCL времени нарастания и спада тактов выражены как скорость передачи.
5. Параметры tWHSL и tSHWL применимы только как константа для команды WRITE STATUS REGISTER, когда бит SRWD установлен в 1.

Таблица 19. Времена выполнения инструкций (75 МГц, устройства Grade 3 и 6, V_CC[min]=2.7V).

Примечания:

1. Применимо ко всей таблице: типовые значения даны для T_A = 85 °C.
2. Применимо ко всей таблице: устройства по технологии 110 нм идентифицированные по цифровому коду 4 и буквой B маркировки.
3. Когда команда PAGE PROGRAM используется для программирования следующих друг за другом байт, оптимизированные интервалы времени получаются в одной последовательности, которая включает все байты страницы, вместо того, чтобы использовать несколько последовательностей только для нескольких байт (1 < n < 256).
4. int(A) соответствует старшей целой части A. Например, int(12/8) = 2 и int(32/8) = 4.

Рис. 23. Интервалы времени последовательных данных на входе.

Рис. 24. Времена установки защиты от записи и удержания при WRSR, когда SRWD=1.

Рис. 25. Времена удержания. 

Рис. 26. Времена выхода.

Рис. 27. SO8N ширина корпуса 150 mil.

Примечания:

1. Цифра 1, которая видна на виде сверху, обозначает позицию вывода 1.
2. Рисунок не должен масштабироваться.

Рис. 28. SO8W ширина корпуса 208 mil.

Примечание: рисунок не должен масштабироваться.

Рис. 29. VFDFPN8 (MLP8) 6 x 5 мм.

Примечание: рисунок не должен масштабироваться.

Рис. 30. UFDFPN8 (MLP8) 4 x 3 мм.

Примечания:

1. Размер 0.30 ±0.05 применим к металлическому выводу и измерен между 0.15 мм и 0.30 мм от края вывода (Terminal Tip). Если вывод имеет опциональный радиус на другой стороне вывода, то размеры не должны измеряться в области радиуса.
2. Максимальная деформация корпуса 0.05 мм; максимально допустимые заусенцы 0.076 мм для всех направлений; двусторонняя зона компланарности относится к нижней площадке теплоотвода и к выводам.
3. Рисунок не должен масштабироваться.

[Стандартные микросхемы]

Микросхемы Micron Serial NOR Flash доступны в разных конфигурациях и плотностях памяти. Проверяйте правильность типов микросхем в каталоге Micron на сайте micron.com. Для сравнения возможностей и спецификаций по типу устройства посетите страничку micron.com/products. Свяжитесь с заводом, если устройства не найдены.

Для дополнительной информации о том, как идентифицировать продукцию, и как расшифровать верхнюю маркировку, см. техническое указание TN-12-24, "Serial Flash Memory Device Marking for the M25P, M25PE, M25PX, and N25Q Product Families."

Таблица 20. Пример маркировки типа микросхемы.

Таблица 21. Информационная схема маркировки микросхемы.

Примечания:

1. Опции защиты доступны по запросу пользователя.
2. Корпуса доступны только для продукции, изготовленной по техпроцессу 110 нм.
3. Micron рекомендует использовать устройство класса automotive grade в автомобильных условиях эксплуатации, autograde 6 и grade 3.
4. Устройства класса grade 3 доступны в SO8 RoHS совместимых корпусах.

[Микросхемы Automotive]

Таблица 22. Пример маркировки типа микросхемы.

Таблица 23. Информационная схема маркировки микросхемы.

Примечание 1: Micron рекомендует использовать устройство класса automotive grade в автомобильных условиях эксплуатации, autograde 6 и grade 3.