Микросхемы ADG714/ADG715 это электронные аналоговые 8-канальные ключи на замыкание с двумя фиксированными состояниями (single-pole, single-throw, SPST), управляемые через 2-проводный (I2C, ADG715) или 3-проводный (SPI/QSPI/MICROWIRE, ADG714) последовательный интерфейс. Логика микросхемы и ключи реализованы по технологии CMOS. Сопротивление открытого ключа мало отличается между каналами, и имеет плоскую характеристику во всем диапазоне рабочих сигналов. Каждый ключ одинаково хорошо проводит ток в обоих направлениях, и диапазон уровней напряжения сигнала соответствует напряжению питания. Каждый бит управляющего байт, записываемого в эти микросхемы, определяет состояние ключей определенного канала (каждому из 8 каналов соответствует один из 8 бит байта).
ADG714 использует 3-проводный последовательный интерфейс, совместимый с популярными промышленными интерфейсами SPI [2], QSPI™, MICROWIRE™ и большинством имеющимися на рынке микроконтроллеров и процессоров DSP. Выход DOUT регистра сдвига дает возможность соединить в одну последовательную цепочку большое количество микросхем ADG714.
ADG715 использует 2-проводный последовательный интерфейс, совместимый со стандартным I2C. В ADG715 имеется 4 жестко зашитых адреса, выбираемые двумя внешними выводами (A0 и A1). Это дает возможность пользователю с помощью 2 младших бит 7-битного slave-адреса выбрать одну из 4 микросхем, подключенных параллельно к одной шине I2C. К одной шине I2C можно подключить максимум 4 микросхемы ADG714.
При включении этих микросхем все их ключи разомкнуты, и во внутренних регистрах содержатся нули во всех разрядах. Малое энергопотребление и рабочий диапазон напряжений от 2.7V до 5.5V делают ADG714/ADG715 идеально подходящими для многих приложений. Эти микросхемы можно также запитать от двухполярного источника ±2.5V.
Микросхема ADG714 доступна в 24-выводных корпусах TSSOP и LFCSP, а ADG715 в 24-выводных корпусах TSSOP.
Рис. 1. Блок-схема ADG714.
Рис. 2. Блок-схема ADG715.
[Диаграммы времени]
Рис. 3. 3-проводный интерфейс (SPI) ADG714.
Рис. 4. 2-проводный интерфейс (I2С) ADG715.
[Цоколевка и назначение выводов ADG714]
Рис. 5. Корпус TSSOP24 микросхемы ADG714 (вид сверху).
Рис. 6. Корпус LFCSP24 микросхемы ADG714 (вид сверху).
Таблица 8. Описание выводов ADG714.
Мнем.
TSSOP
LFCSP
Описание
SCLK
1
22
Вход тактов последовательного интерфейса. Данные вдвигаются через DIN во входной регистр сдвига по спадам уровня сигнала тактов. Микросхема ADG714 может принять частоту тактов до 30 МГц.
VDD
2
23
Плюс аналогового питания.
DIN
3
24
Вход данных последовательного интерфейса. Данные вдвигаются во входной регистр сдвига по спаду уровня на входе тактов SCLK.
GND
4
1
Общий провод, минус питания (земля).
Sx
5, 7, 9, 11, 14, 16, 18, 20
2, 4, 6, 8, 11, 13, 15, 17
Исток CMOS-ключа (Source). Эта ножка может быть как входом, так и выходом (ключ проводит ток в обоих направлениях).
Dx
6, 8, 10, 12, 13, 15, 17, 19
3, 5, 7, 9, 10, 12, 14, 16
Сток CMOS-ключа (Drain). Эта ножка может быть как входом, так и выходом (ключ проводит ток в обоих направлениях).
VSS
21
18
Отрицательный полюс аналогового питания. Для однополярного включения эта ножка соединяется с GND.
DOUT
22
19
Выход последовательных данных. С помощью этого вывода можно соединить в цепочку несколько микросхем, и подключить их к одному интерфейсу SPI мастера. Данные выдвигаются на этот выход по фронту нарастания уровня тактов SCLK. DOUT организован как выход с открытым стоком, поэтому для формирования логических уровней к нему нужно подключить верхний подтягивающий резистор (pull-up).
/RESET
23
20
Вход сброса с активным уровнем лог. 0. Появление активного уровня очищает входной регистр и переводит все ключи в состояние "выключено" (OFF).
/SYNC
24
21
Вход сигнала выборки с активным уровнем лог. 0. Эта ножка работает как синхронизация кадра для входных данных. Когда /SYNC переводится в лог. 0, это включает питание буферов SCLK и DIN, и разрешается работа входного регистра сдвига. Данные вдвигаются в регистр сдвига через ножку DIN по спадам уровня на входе тактов SCLK. Перевод /SYNC в лог. 1 обновляет состояние ключей.
EP
-
EP
Exposed Pad, массивная контактная площадка на донце корпуса LFCSP24. Этот вывод соединен внутри корпуса с субстратом кристалла. На плате EP должна быть соединена с VSS.
[Цоколевка и назначение выводов ADG715]
Рис. 7. Корпус TSSOP24 микросхемы ADG715 (вид сверху).
Таблица 10. Описание выводов ADG715.
Мнем.
TSSOP
Описание
SCL
1
Вход тактов I2C (Serial Clock Line). Эта ножка вместе с SDA используется для тактирования данных 8-битного входного регистра сдвига. Частота тактов может быть до 400 кГц.
VDD
2
Плюс аналогового питания.
SDA
3
Вход/выход данных I2C (Serial Data Line). Эта ножка используется совместно с SCL, чтобы вдвигать данные во входной регистр сдвига при записи (или выдвигать данные из него при чтении). SDA это двунаправленный вывод с открытым стоком, и требует подключения к нему внешнего верхнего подтягивающего резистора (pull-up).
GND
4
Общий провод, минус питания (земля).
Sx
5, 7, 9, 11, 14, 16, 18, 20
Исток CMOS-ключа (Source). Эта ножка может быть как входом, так и выходом (ключ проводит ток в обоих направлениях).
Dx
6, 8, 10, 12, 13, 15, 17, 19
Сток CMOS-ключа (Drain). Эта ножка может быть как входом, так и выходом (ключ проводит ток в обоих направлениях).
VSS
21
Отрицательный полюс аналогового питания. Для однополярного включения эта ножка соединяется с GND.
A1
22
Вход адреса, задает значение второго младшего бита 7-битного адреса I2C.
/RESET
23
Вход сброса с активным уровнем лог. 0. Появление активного уровня очищает входной регистр и переводит все ключи в состояние "выключено" (OFF).
A0
24
Вход адреса, задает значение первого младшего бита 7-битного адреса I2C.
[Описание функционирования ADG714/ADG715]
ADG714 и ADG715 управляются по последовательному интерфейсу (SPI и I2C соответственно), через который в них записывается управляющий байт. Каждый разряд этого байта соответствует состоянию соответствующего SPST-ключа микросхемы. Если бит находится в лог. 1, то соответствующий канал ключа проводит ток (состояние ON, канал ключа открыт), если же 0, то ключ ток не проводит (состояние OFF, канал ключа закрыт). Каждый ключ независимо управляется отдельным битом, поэтому каналы ключей могут быть открыты или закрыты в любых комбинациях.
Когда необходимо поменять состояние одного или нескольких ключей, во входной регистр сдвига записывается новое 8-битное слово. Некоторые из бит этого слова могут иметь то же состояние, что и в предыдущей записи, потому что состояние некоторых ключей менять не надо. Для минимизации лишних переключений состояния ключей, микросхема сравнивает предыдущее состояние и новое состояние, и переключает только те ключи, состояние которых должно измениться. Когда ключ уже замкнут, и в новом записанном слове он тоже должен оставаться замкнутым, это минимизирует коммутационные помехи на выводах ключа.
POWER-ON RESET. При подаче питания на микросхему все ключи автоматически получают состояние "выключено" (OFF), внутренний регистр заполнен нулями, и остается в таком состоянии, пока в него не будет осуществлена корректная запись новых данных.
SPI. Этим интерфейсом снабжена микросхема ADG714. В нем имеется 3 сигнала: /SYNC, SCLK и DIN. Это интерфейс совместим с промышленными стандартами SPI, QSPI и MICROWIRE. На рис. 3 показана диаграмма типовой последовательности записи.
Данные записываются в 8-битный регистр сдвига через ножку DIN, под управлением сигналов /SYNC и SCLK. Данные могут быть записаны в регистр сдвига любым количеством бит, больше или меньше 8. В каждом случае в регистре сдвига остаются последние 8 записанных бит.
Когда /SYNC переходит в лог. 0, работа входного регистра сдвига разрешается. Данные с ножки DIN вдвигаются в регистр сдвига по спаду уровня на входе SCLK. Как уже упоминалось, каждый бит записываемого 8-битного слова соответствует одному из 8 ключей. Рис. 24 показывает содержимое входного регистра сдвига. Данные появляются на выводе DOUT по фронту нарастания уровня на входе SCLK, что делает возможным каскадирование микросхем в последовательную цепочку, при этом прохождение данных через микросхему задерживается на 8 бит. Когда все 8 бит были записаны в регистр сдвига, сигнал /SYNC снова переводится в лог. 1. Ключи обновляются новой конфигурацией, и входной регистр сдвига запрещается. Когда /SYNC удерживается в лог. 1, входной регистр запрещен, и никакие данные или шум на DIN никак не влияют на регистр сдвига.
Рис. 24. Содержимое входного регистра сдвига.
Примечание: MSB означает старший бит (Most Significant Bit), LSB означает младший бит (Least Significant Bit).
I2C. Этим интерфейсом снабжена микросхема ADG715. В нем имеется 2 сигнала: SDA и SCK. Микросхема ADG715 подключается к шине I2C как подчиненное (slave) устройство, и адресуется по 7-битному slave-адресу. Первые 5 старших бит должны быть 10010, остальные два младших бита определяются состоянием ножек адреса A0 и A1. На рис. 4 показана диаграмма типовой последовательности записи.
2-проводный последовательный протокол I2C работает следующим образом:
1. Мастер шины (главное устройство I2C) инициирует передачу данных сигналом START, который определен как переход 1 -> 0 на линии SDA, когда на SCL лог. 1. Далее передается байт адреса, состоящий из 7 бит slave-адреса, который завершает бит R/W (состояние этого бита определяет операцию - будут данные считываться со slave-устройства или записываться в него).
Slave-устройство, адрес которого совпал с переданным по шине, подтягивает к лог. 0 сигнал SDA во время 9-го тактового импульса (это интерпретируется мастером как положительное подтверждение, ACK-бит). На этой стадии обмена все другие устройства на шине, кроме адресованного, остаются в состоянии ожидания, и адресованное устройство ждет поступления импульсов таков для данных, которые должны быть записаны в регистр сдвига или прочитаны из него. Если бит R/W равен 1, то мастер считывает данные из slave-устройства. Если бит R/W равен 0, то мастер записывает данные в slave-устройство.
2. Данные передаются по шине последовательностью из 9 тактовых импульсов (8 бит данных, за которым идет бит ACK). Переходы уровня на ножке SDA должно происходить во время уровня лог. 0 периода SCL, и уровень на SDA должен оставаться стабильным во время лог. 1 на тактах SCL.
3. Когда все биты данных прочитаны или записаны, мастер выдает сигнал STOP. Этот сигнал определен как переход 0 -> 1 на ножке SDA, когда на входе SCL лог. 1. В режиме записи мастер подтягивает ножку SDA к лог. 1 во время 9-го тактового импульса, чтобы сгенерировать сигнал STOP. В режиме чтения мастер выдает отрицательное подтверждение (NACK) для 9-го тактового импульса, и уровень SDA остается в лог. 1. Мастер переводит ножку SDA в лог. 1 перед девятым тактовым импульсом, и затем устанавливает на SDA лог. 1 по время десятого тактового импульса, чтобы сгенерировался STOP.
См. рис. 25 для последовательности записи ADG715.
Повторение операции записи дает пользователю гибкость для обновления матрицы ключей несколько раз после однократной адресации устройства ADG715. Во время цикла записи каждый байт данных обновляет конфигурацию ключей. Например, после того, как матрица ключей подтвердит свой адрес и примет один байт данных, ключи обновят свое состояние в соответствии с этим байтом. Если другой байт данных был записан в матрицу ключей, когда она находится в состоянии адресации, то этот байт также приведет к обновлению состояния ключей. Также допускается повторение операций чтения матрицы ключей.
Рис. 25. Последовательность записи ADG715.
Входной регистр сдвига. Входной регистр сдвига 8-битный, на рис. 24 показано содержимое этого регистра. Данные загружаются в микросхему как 8-битное слово по тактам сигнала SCL. Диаграмма времени этой операции показана на рис. 4. 8-битное слово состоит из 8 бит данных, каждый бит этого слова управляет одним ключом. Старший бит MSB (бит 7) загружается первым.
Операция записи I2C. Когда происходит запись в ADG715, мастер начинает с байта адреса и бита R/W=0, после чего микросхема подтверждает сигналом ACK (подтягиванием SDA к лог. 0) свою готовность к приему байта данных. За этим адресом идет байт данных. Операция записи показана на рис. 25.
Операция чтения I2C. Когда происходит чтение из ADG715, мастер начинает с байта адреса и бита R/W=1, после чего микросхема подтверждает сигналом ACK (подтягиванием SDA к лог. 0) свою готовность к передаче байта данных. Далее по тактам SCK байт данных выдвигается из входного регистра. записи показана на рис. 25. Операция чтения показана на рис. 26.
Рис. 26. Последовательность чтения ADG715.
[Информация по применению]
I2C, несколько ADG715 на шине I2C. На рис. 27 показаны 4 микросхемы ADG715, подключенные к одной шине I2C, это максимальное количество микросхем, допустимое для одной шины. У каждой микросхемы ADG715 настроен индивидуальный адрес, потому что на ножки A0 и A1 поданы разные комбинации уровней (00, 01, 10 и 11). Эти различные адреса позволяют записывать данные в каждую микросхему по отдельности.
Рис. 27. Несколько ADG715 на одной шине I2C.
SPI, соединение в цепочку ADG714. Несколько микросхем ADG714 можно соединить в последовательную цепочку, с использованием выхода DOUT. Рис. 28 показывает типовую реализацию такой схемы. Входы /SYNC всех микросхем соединены друг с другом параллельно. Когда /SYNC переводится мастером шины SPI в лог. 0, входные регистры сдвига всех микросхем разрешены, и данные записываются в них через DIN и проходят через регистр сдвига, попадая на DOUT. Когда передача завершена, /SYNC переводится мастером в лог. 1, и все ключи одновременно обновляются. Последовательно может быть добавлено практически любое количество регистров сдвига/микросхем ADG714.
Включение питания. При использовании CMOS-устройств (которыми являются микросхемы ADG714/ADG715) важно гарантировать правильную последовательность подачи напряжений питания и уровней на входы и выходы. Неправильная последовательность подачи напряжений может привести к тому, что устройство попадет в условия, выходящие за пределы абсолютно допустимых максимальных значений, перечисленных в таблице 6 даташита [1]. Напряжения на цифровых и аналоговых входах всегда должны прикладываться после подачи напряжения питания корректного уровня. В приложениях с двуполярным питанием, если на цифровые или аналоговые входы подается напряжение перед напряжением VDD и VSS, то необходимы дополнительные внешние диоды Шоттки, подключенные к этим входам и шинам VSS и GND, гарантирующие корректную подачу питания. Для однополярного питания VSS должно быть соединено с GND как можно ближе к микросхемам.
Рис. 28. Несколько ADG714 на одной шине SPI.
Несколько ADG714 вместе с мультиплексором ADG739. На рис. 29 показано мультиплексирование с помощью ADG739 одного сигнала выборки /SYNC1 на несколько микросхем ADG714. Все устройства управляются одними и теми же сигналами данных и тактов. Одновременно выборку /SYNC, пришедшую от сигнала /SYNC1, может получить только одна микросхема ADG714. Мультиплексор ADG739 управляется по той же последовательной шине SPI, но активируется отдельной выборкой /SYNC2. Такая схема позволяет одновременно реализовать различные комбинации обращения к микросхемам ADG714. Если должно быть одновременно от одной выборки /SYNC1 адресовано большее количество ADG714, то может быть использована другая микросхема мультиплексора ADG738, у которой 8 каналов.
Рис. 29. Одновременная адресация нескольких устройств ADG714 с помощью ADG739.
Обратите внимание, управляющие цифровые сигналы данных и тактов одновременно подаются на все микросхемы ключей ADG714. Это позволяет минимизировать перекрестные помехи, наводимые от этих сигналов на аналоговые ключи микросхем ADG714.
