В системах измерений и коммуникаций широко применяется метод прямого синтеза многочастотного сигнала на основе одной опорной частоты, так называемый метод Direct Digital Synthesis (DDS). Базовая архитектура DDS показана на рис. 1. В этой упрощенной модели стабильная тактовая частота управляет адресом программируемой памяти, предназначенной только для чтения (PROM), в которой сохранено целое количество периодов одного синусоидального  сигнала или нескольких (в предельном случае может быть сохранена произвольная форма сигнала, которая периодически повторяется с переполнением счетчика адреса). По мере того, как счетчик по шагам меняет свое состояние, содержимое каждой ячейки памяти передается в DAC, который в свою очередь генерирует на своем выходе аналоговый сигнал. Спектральная чистота конечного аналогового сигнала определяется главным образом параметрами DAC. Фазовый шум главным образом зависит от качества опорной тактовой частоты.

Примечание: здесь приведен перевод даташита MT-085 [1]. Все непонятные термины и сокращения см. в Словарике [2].

Рис. 1. Базовая схема системы DDS.

Примечание (*): таблица синуса содержит данные формы синусоидального сигнала для целого количества периодов тактов f_c (обычно это количество равно степени числа 2).

Поскольку система DDS дискретная (сигнал в ней представлен в дискретных интервалах времени цифровыми выборками определенной разрядности), при её проектировании должны быть учтены все проблемы точности представления сигнала: шум квантования (quantization noise), отражение спектра (aliasing), фильтрация и т. д. Например, гармоники невысокого порядка на выходе DAC сворачиваются обратно в полосу частот Найквиста, делая невозможной их фильтрацию, в то время как гармоники высшего порядка на выходе синтезаторов на основе PLL могут быть отфильтрованы. Есть и другие соображения, которые будут кратко рассмотрены далее.

Фундаментальная проблема такой простой системы DDS, как показана на рис. 1, состоит в том, что формируемая выходная частота DDS может быть изменена только лишь изменением опорной частоты, либо через перепрограммирование PROM, что делает систему довольно не гибкой. Практическая система DDS реализует эту базовую функцию более гибким и эффективным способом с использованием так называемого управляемого цифровым кодом генератора, Numerically Controlled Oscillator (NCO). Блок-схема такой системы показана на рис. 2.

Рис. 2. Гибкая система DDS.

Сердцем системы на рис. 2 является аккумулятор фазы, содержимое которого обновляется с каждым периодом тактов. Каждый раз, когда аккумулятор фазы обновляется, цифровой код M, сохраненный в регистре инкремента фазы (delta phase register) добавляется к цифровому коду в регистре аккумулятора фазы. Предположим, что число в в регистре инкремента фазы равно 00...01, и начальное содержимое аккумулятора фазы 00...00. Аккумулятор фазы увеличивается/обновляется на 00...01 с каждым периодом тактовой частоты. Если аккумулятор фазы 32-разрядый, требуется 2³² (свыше 4 миллиардов) тактов, чтобы значение в аккумуляторе фазы вернулось обратно к 00...00, и цикл формирования сигнала повторится.

Обрезанное по разрядам содержимое аккумулятора фазы управляет адресом таблицы синуса (или косинуса). Каждый адрес в этой таблице соответствует точке фазы периода синуса в диапазоне от 0° до 360°. Таким образом, таблица синуса содержит цифровую информацию об амплитуде полного периода синусоиды. В действительности для экономии памяти требуется только информация для 90° фазы периода, поскольку данные о том, какая часть из 4 частей периода формируется, содержится в 2 старших байтах аккумулятора фазы. Получается следующая цепочка: таблица синуса отображает информацию о фазе на слово цифровой амплитуды, которое в свою очередь подается на DAC. Графически это может быть представлено как "фазовое колесо", см. рис. 3.

Рис. 3. Циклическое изменение цифровой фазы с шагом инкремента M.

Рассмотрим случай для n = 32 и M = 1. Аккумулятор фазы пройдет по шагам все 2³² возможных выходных состояний, после чего переполнится и начнет счет сначала. Частота соответствующего выходного синусоидального сигнала равна частоте входных тактов, поделенной на 2³². Если M=2, то регистр аккумулятора фазы переполнится в 2 раза быстрее, и выходная частота удвоится. Это может быть обобщено следующим образом.

Для n-разрядного аккумулятора фазы (в большинстве DDS-систем n используется в диапазоне от 24 до 32) существует 2ⁿ возможных точек фазы. Цифровое слово в регистре инкремента фазы M представляет величину, на которую аккумулятор фазы инкрементируется на каждом периоде входных тактов. Если f_c это частота тактов DDS, то частота выходного синтезируемого синусоидального сигнала будет равна:

f_o = (M * f_c) / 2ⁿ

Это выражение известно как формула тайминга DDS. Обратите внимание, что частотная разрешающая способность (точность установки синтезируемой выходной частоты) равна f_c/2ⁿ. Для n = 32 разрешающая способность получается свыше одной миллиардной! В практической системе DDS все биты аккумулятора фазы не передаются в таблицу синуса, а обрезаются, и в качестве адреса для таблицы используется определенное количество старших бит (обычно от 13 до 15). Это снижает размер таблицы синуса, и не влияет на разрешающую способность по частоте. Обрезка бит счетчика фазы только лишь добавляет небольшое (но учитываемое) количество фазового шума в синтезируемый выходной сигнал (см. рис. 4).

Рис. 4. Рассчитанный выходной спектр показывает 90 dB SFDR для 15-разрядной обрезки счетчика фазы.

Разрешающая способность DAC обычно выбирается на 2 .. 4 бита меньше ширины таблицы синуса. Даже самый лучший N-разрядный DAC добавит к выходу шум квантования. Рис. 4 показывает вычисленный выходной спектр для 32-битного аккумулятора фазы, у которого для адреса таблицы синуса используются 15 старших разрядов. Значение М было выбрано таким образом, чтобы выходная частота была слегка смещена от 0,25 тактовой частоты. Обратите внимание, что шум из-за обрезки фазы и ограниченной разрядности DAC получается на уровне 90 dB ниже полной шкалы выходного сигнала. Этот параметр намного превосходит производительность любого коммерчески доступного 12-разрядного DAC и является адекватным для большинства приложений.

Описанная выше базовая система DDS получается очень гибкой и обладает высокой разрешающей способностью. Частота может быть изменена немедленно, без разрыва фазы, путем простого изменения содержимого M-регистра. Однако практические DDS-системы требуют предварительной последовательности загрузки (побитно, или по байтам, в зависимости от внешнего интерфейса) данных нового слова частоты в свой буферный регистр, после чего содержимое буферного регистра параллельно переносится в M-регистр. Это делается для уменьшения количества внешних выводов микросхемы DDS. После того, как новое слово загружено в буферный регистр, строб для перемещения данных в регистр инкремента фазы поменяет все его биты одновременно. Требуемое количество периодов тактов для загрузки буферного регистра инкремента фазы определяет максимальную скорость, с которой может быть изменена выходная синтезируемая частота.

[Отражение спектра в DDS-системах (алиасинг)]

Существует одно важное ограничение для диапазона синтезируемых выходных частот, которые могут быть сгенерированы простой системой DDS. Теорема Найквиста (Nyquist Criteria) гласит, что частота тактов (частота дискретизации, или частота выборок, sample rate) должна быть как минимум в 2 раза выше выходной формируемой частоты. Рис. 5 показывает выход DAC в системе DDS, когда выходная частота 30 МГц, и частота тактов 100 МГц. Анти-алиасинговый фильтр должен стоять на выходе DAC, чтобы ослабить нижнюю частоту образа (100 - 30 = 70 МГц), как показано на рис. 5.

Рис. 5. Эффект алиасинга в системе DDS.

Следует отметить, что амплитудный отклик выходного сигнала ЦАП (перед фильтрацией) следует за sin (x)/x откликом, с нулями на тактовой частоте и кратными ей частотах. Полное выражение для нормализованной амплитуде на выходе A(f_o), где f_o это выходная частота, f_c частота тактов:

A(f_o) = sin(pi*f_o/f_c) / (pi*f_o/f_c)

Этот спад происходит потому, что выход DAC это не последовательность импульсов нулевой ширины (как на идеальном ресемплере), а последовательность прямоугольных импульсов, ширина которых обратно пропорциональна скорости обновления. Амплитуда отклика sin (x)/x снижается на 3.92 dB на частоте Найквиста (1/2 скорости обновления DAC). На практике передаточная функция анти-алиасингового фильтра может быть разработана таким образом, чтобы скомпенсировать спад sin(x)/x, и общая частотная характеристика системы получилась плоской вплоть до максимальной выходной частоты DAC (обычно 1/3 от частоты обновления).

Другой важный момент, который следует учесть - в отличии систем синтеза частот на основе PLL, верхние гармоники основной выходной частоты в системе DDS заворачиваются обратно в рабочий диапазон из-за эффекта алиасинга. Эти гармоники нельзя устранить анти-алиасинговым фильтром. Например, если частота тактов 100 МГц, и выходная частота 30 МГц, вторая гармоника выходного сигнала появится не только на частоте 60 МГц (выше рабочего диапазона), но также и на частоте 100 – 60 = 40 МГц (компонент алиасинга). Подобным образом третья гармоника (90 МГц) создаст в рабочем диапазоне паразитный сигнал 100 – 90 = 10 МГц, и 4-я гармоника создаст помеху 120 – 100 МГц = 20 МГц. Гармоники высшего порядка также попадают в полосу частот Найквиста (от DC до f_c/2). Положение первых четырех гармоник показано на рис. 5.

[DDS в качестве генератора тактов ADC]

DDS-системы, такие как микросхема AD9850, предоставляют замечательный способ генерации тактовой частоты для ADC, особенно когда частота выборок ADC должна управляться программным способом и блокироваться системной тактовой частотой (см. рис. 6). Токовый выход DAC I_OUT подает сигнал на ФНЧ 200 Ом с частотой среза 42 МГц, у которого и вход, и выход терминирован, создавая эквивалентную нагрузку 100 Ом. Фильтр удаляет паразитные частотные компоненты свыше 42 МГц. Фильтрованный сигнал подается на внутренний компаратор AD9850. Комплементарный выход DAC также нагружен на 100 Ом. Выходной делитель из резисторов 100 кОм, подключенный между комплементарными выходами DAC, генерирует опорное напряжение для внутреннего компаратора.

Рис. 6. Использование системы DDS в качестве драйвера тактов для ADC.

На выходе компаратора перепады нарастания и спада имеют длительность 2 нс, генерируя TTL/CMOS совместимый прямоугольный сигнал. Джиттер RMS на выходе компаратора составляет не более 20 пс. На компараторе доступны комплементарные выходы сигнала, если это необходимо.

Схема, показанная на рис. 6, показывает общий выходной джиттер RMS на уровне 50 пс для тактов 40 MSPS ADC, и соответствующее ухудшение параметров SNR должно учитываться в приложениях с широким динамическим диапазоном.

[Амплитудная модуляция в системе DDS]

Амплитудная модуляция в DDS может быть реализована путем размещения цифрового умножителя между таблицей синуса и входом DAC, как показано на рис. 7. 

Рис. 7. Амплитудная модуляция в DDS-системе.

Другой метод - подавать модулирующий сигнал на опорное напряжение DAC. В случае использования AD9850 полоса пропускания усилителя внутреннего опорного напряжения составляет приблизительно 1 МГц. Этот способ подходит для относительно небольших изменений выходной амплитуды, пока выходной сигнал не превысит параметр спецификации +1V.

[Динамический диапазон DDS, свободный от искажений (SFDR)]

Во многих приложениях DDS главным требованием является чистота спектра на выходе DAC (Spurious-Free Dynamic Range, SFDR). К сожалению измерение, предсказание и анализ производительности в этом контексте сложен из-за нескольких влияющих друг на друга факторов.

В системе DDS даже идеальный N-разрядный DAC генерирует гармоники. Амплитуда этих гармоник сильно зависит от отношения выходной частоты к частоте тактов. Причина в том, что спектральная плотность шума квантования DAC меняется при изменении этого соотношения, даже когда теоретическое значение RMS шума остается равным q/√12 (здесь q вес младшего разряда). Предположение о том, что в системе DDS шум квантования является белым шумом, и что уровень шума равномерно распределен по спектру в полосе частот Найквиста, не соответствует действительности, однако определенная корреляция с белым шумом все еще присутствует. Например, если выходная частота DAC установлена точно как число, нацело делящее частоту тактов, то шум квантования будет сконцентрирован на значениях гармоник выходной частоты, т. е. шум и его спектр сильно зависит от сигнала. Однако если выходная частота несколько смещена от значения целочисленного делителя тактовой частоты, то шум квантования становится более случайным, улучшая эффективное значение SFDR.

Примечание: в системах, основанных ан ADC, предположение о белом шуме квантования более приближено к истинности, поскольку ADC добавляет некоторое количество шума к сигналу, который имеет тенденцию к дизерингу (сглаживанию), или рандомизации ошибки квантования.

Это иллюстрируется на рис. 8, здесь вычислено 4096-точечное (4k) FFT по сгенерированным цифровым способом данным от идеального 12-разрядного DAC. В диаграмме слева (A) соотношение между частотой тактов и выходной частотой точно 40, в результате получается SFDR около 77 dBc. На правой диаграмме выходная частота немного смещена, и эффективный SFDR улучшился до 94 dBc. В этом идеальном примере мы наблюдаем улучшение показателя искажений на целых 17 dB при небольшом изменении соотношения частот.

Рис. 8. Демонстрация влияния соотношения f_c/f_o на SFDR.

Примечание: параметры измерений для рис. 8 следующие. Размер FFT: 8192 точки, теоретический уровень искажений (SNR) 12-битного преобразования DAC 74 dB, усиление обработки FFT 36 dB, уровень шума FFT 110 dBFS.

Таким образом, самое лучшее значение SFDR может быть получено тщательным выбором частоты тактов и выходной частоты (их соотношения). Однако в некоторых приложениях это бывает невозможно. В системах на основе ADC добавление небольшого случайного шума на вход рандомизирует ошибки квантования и снижает этот эффект. Того же самого можно достичь в системе DDS, как показано на рис. 9 (см. [3, 4, 5]). К слову амплитуды синуса DDS на входе DAC добавляется выход генератора псевдослучайного шума с амплитудой 1/2 младшего разряда. Это реализует рандомизацию ценой небольшого увеличения общего уровня шума. Однако в большинстве приложений DDS можно достаточно гибко менять соотношения частот f_c/f_o, чтобы автоматически получить улучшение SFDR, благодаря чему такой псевдослучайный дизеринг не требуется.

Рис. 9. Инжектирование цифрового дизеринга в системе DDS, чтобы сделать ошибку квантования случайной и повысить SFDR.

Компания Analog Device предоставляет онлайн-утилиту ADIsimDDS [6]. Это интерактивный инструмент, помогающий пользователю выбрать микросхему DDS и оценить её параметры на соответствие необходимым условиям эксплуатации. Инструмент использует математические формулы для аппроксимации общих параметров выбранной микросхемы, и он не просчитывает все возможные источники ошибок. Т. е. этот инструмент должен использоваться только как подсказка в разработке, и он не заменяет тестирование физического оборудования.

[Ссылки]

1. MT-085 Fundamentals of Direct Digital Synthesis (DDS) site:analog.com.
2. DSP: словарик.
3. Richard J. Kerr and Lindsay A. Weaver, "Pseudorandom Dither for Frequency Synthesis Noise," U.S. Patent 4,901,265, filed December 14, 1987, issued February 13, 1990.
4. Henry T. Nicholas, III and Henry Samueli, "An Analysis of the Output Spectrum of Direct Digital Frequency Synthesizers in the Presence of Phase-Accumulator Truncation," IEEE 41st Annual Frequency Control Symposium Digest of Papers, 1987, pp. 495-502, IEEE Publication No. CH2427-3/87/0000-495.
5. Henry T. Nicholas, III and Henry Samueli, "The optimization of direct digital frequency synthesizer performance in the presence of finite word length effects" IEEE 42nd Annual Frequency Control Symposium, 1988.
6. ADIsimDDS (Direct Digital Synthesis) site:analog.com.