В микроконтроллер ATmega32 встроен интерфейс JTAG (совместимый со стандартом IEEE std. 1149.1). Этот интерфейс может быть использован для тестирования схем (технология граничного сканирования JTAG Boundary-Scan), программирования внутренней памяти микроконтроллера (память программ FLASH, энергонезависимая память EEPROM, фьюзы, биты защиты) и для отладки программ.

Отладчик имеет доступ к следующим внутренним ресурсам микроконтроллера:

• Все периферийные устройства.
• Оперативная память, FLASH, EEPROM.
• Регистровый файл ядра.
• Программный счетчик.

Встроенная в кристалл поддержка отладки (On-chip Debug System, сокращенно OCD) включает следующее:

• Инструкция AVR Break.
• Точка останова при ветвлении потока вычислений.
• Точка останова для пошагового выполнения.
• Точки останова в памяти программ на одиночный адрес и диапазон адресов.
• Точки останова на памяти данных - или на одиночный адрес, или диапазон адресов.

Отладчик JTAG может программировать и считывать память RAM, FLASH и EEPROM, фьюзы управления и защиты. OCD поддерживается системами программирования AVR Studio, Atmel Studio, IAR.

Примечание: цоколевка и почти все функциональные особенности ATmega32, ATmega32L и ATmega32A совпадают. Поэтому все, что здесь было сказано про ATmega32, также относится и к микроконтроллерам ATmega32L и ATmega32A (если специально не указано нечто иное). Все непонятные термины и сокращения, касающиеся интерфейса JTAG, см. в разделе Словарик, в конце статьи.

Выводы интерфейса JTAG микроконтроллера ATmega32

У ATmega32 выводы JTAG совмещены с ножками GPIO порта C (см. таблицу и цоколевки ниже). Когда интерфейс JTAG разрешен, эти выводы не используются как порты GPIO.

Сигнал	Вывод DIP40	Вывод TQFP44
TDI, совмещен с PC5	27	24
TDO, совмещен с PC4	26	23
TMS, совмещен с PC3	25	22
TCK, совмещен с PC2	24	21

TDI, бит 5 порта C. Сигнал JTAG Test Data In: последовательный вход данных, которые вдвигаются в регистр инструкций (Instruction Register, IR) или регистр данных (Data Register, DR) цепочек сканирования.

TDO, бит 4 порта C. Сигнал JTAG Test Data Out: последовательный вывод данных из IR или DR. Вывод TD0 находится в третьем состоянии, пока TAP не выдвигает данные.

TMS, бит 3 порта C. Сигнал JTAG Test Mode Select: этот вывод используется для навигации по дереву машины состояний автомата TAP-контроллера.

TCK, бит 2 порта C. сигнал JTAG Test Clock: такты, используемые для синхронизации системы JTAG.

По умолчанию интерфейс JTAG разрешен фьюзами OCDEN и JTAGEN, и в этом случае выводы JTAG PC5 (TDI), PC4 (TDO), PC3 (TMS) и PC2 (TCK) не могут использоваться как порты GPIO. Кроме того, на выводах входов JTAG PC5(TDI), PC3(TMS) и PC2(TCK) автоматически активируются верхние подтягивающие резисторы (pull-up) даже тогда, когда произошел сброс микроконтроллера.

Вывод PC4 (TD0) находится в третьем состоянии кроме случая, когда автомат TAP вошел в состояние сдвига данных наружу.

Широко используемая цоколевка ATmel JTAG, совместимая с Altera JTAG, AVR Dragon, JTAGICE mkII и другими JTAG-адаптерами/отладчиками.

1	TCK			GND	2
3	TDO			VREF	4
5	TMS			nSRST	6
7	-			nTRST	8
9	TDI			GND	10

Интерфейс JTAG на макетной плате AVR-USB-MEGA16:

[JTAG и регистры микроконтроллера]

В этом разделе описаны регистры ATmega и их биты, влияющие на работу JTAG. Описание остальных битов этих регистров см. в даташите на микроконтроллер.

Примечание: когда для доступа к этим регистрам используются команды ассемблера IN и OUT, работающие с адресным пространством I/O 0x00..0x3F, то должны использоваться адреса, указанные во врезке с описанием регистра. Когда эти же регистры адресуются через адресное пространство данных командами ассемблера LD и ST, то к этому адресу нужно добавить 0x20.

[JTAG и встроенная в кристалл система отладки]

Поддержка OCD основана на приватных инструкциях JTAG, и информация о них распространяется только внутри ATMEL и среди выбранных сторонних производителей оборудования и программного обеспечения.

На рис. 27-1 показан интерфейс JTAG и система OCD. Машина состояний контроллера TAP управляется сигналами TCK и TMS. Контроллер TAP выбирает либо регистр инструкций JTAG (Instruction Register, IR), либо один из нескольких регистров данных (Data Registers, DR) как цепочку сканирования (регистр сдвига) между выводами TDI (вход данных) и TDO (выход данных). IR хранит инструкции JTAG, управляющие поведением DR.

Регистры ID, Bypass и Boundary-scan Chain это регистры данных, используемые на уровне тестирования печатной платы. Интерфейс программирования JTAG (основанный на нескольких физических и виртуальных регистрах данных) используется для последовательного программирования через JTAG. Внутренняя цепочка сканирования (Internal Scan Chain) и цепочка сканирования точки останова (Break Point Scan Chain) используется только для OCD.

TAP – Test Access Port. К интерфейсу JTAG осуществляется доступ через 4 вывода корпуса AVR. В терминологии JTAG эти выводы представляют порт доступа тестирования, Test Access Port (TAP). Вот эти выводы:

Стандарт IEEE 1149.1 также указывает возможное наличие опционального (не обязательного) сигнала сброса TAP. Это сигнал ~TRST (Test ReSeT), который не предоставляется микроконтроллером ATmega32.

Когда фьюз JTAGEN не запрограммирован (это не состояние по умолчанию, которого можно достичь только с помощью программатора), эти 4 вывода TAP работают как обычные ножки GPIO, и контроллер TAP находится в состоянии сброса. Когда фьюз JTAGEN запрограммирован (это не заводское состояние по умолчанию), и бит JTD в регистре MCUCSR очищен, входные сигналы TAP подтянуты внутри микроконтроллера к лог. 1, и JTAG разрешен для программирования и запуска тестов Boundary-scan. В этом случае выход TAP (TDO) остается в отключенном (плавающем) состоянии, когда JTAG TAP-контроллер не сдвигает данные, так что он должен быть подключен либо к внешнему верхнему подтягивающему резистору (pull-up) или другой аппаратуре, где есть такой pull-up (например, это может быть вход TDI следующего устройства в цепочке сканирования). Микроконтроллер поставляется с запрограммированным фьюзом JTAGEN (работа JTAG не запрещена, это состояние фьюза по умолчанию).

Для системы OCD, в дополнение к выводам интерфейса JTAG, отладчиком мониторится вывод ~RESET, чтобы можно было обнаружить сигнал сброса от внешних источников. Отладчик может также подтянуть вывод ~RESET к лог. 0, чтобы сбросить всю систему, что подразумевается использовании в схеме сигнала сброса приложения только открытых коллекторов (стоков).

Рис. 27-1. Блок-диаграмма JTAG ATmega32.

[Использование граничного сканирования (Boundary-scan)]

Основные возможности:

• Интерфейс JTAG, совместимый со стандартом IEEE std. 1149.1 Compliant.
• Пограничное сканирование (Boundary-scan) по стандарту JTAG.
• Полное сканирование всех функций портов, в том числе и аналоговой схемы (подключенной снаружи к выводам АЦП).
• Поддержка опциональной инструкции IDCODE.
• Дополнительная публичная инструкция AVR_RESET для сброса AVR.

Обзор системы. Цепочка граничного сканирования (Boundary-scan Chain) позволяет управлять логическими уровнями на выходах и анализировать входные логические уровни на цифровых портах ввода/вывода (CPIO), а также на границе между цифровой и аналоговой логики для аналоговой части схемы, подключенной к чипу микроконтроллера снаружи. На уровне системы все микросхемы, у которых есть функции JTAG, последовательно соединяются через сигналы TDI/TDO, формируя таким способом длинный регистр сдвига. Внешний контроллер (мастер шины JTAG) настраивает устройства управления уровнями на их выходах и для отслеживания уровней на их входах. Мастер-контроллер сравнивает принятые данные с ожидаемым результатом. Таким образом, технология граничного сканирования предоставляет механизм для тестирования внутренних соединений на печатной плате между различными узлами схемы, используются только 4 сигнала TAP.

Стандарт IEEE 1149.1 определяет 4 обязательные инструкции JTAG: IDCODE, BYPASS, SAMPLE/PRELOAD и EXTEST. Для ATmega32 также определены публичная, специфичная для AVR, инструкция AVR_RESET. Эти 5 инструкций могут использоваться для тестирования печатной платы системы. Начальное сканирование регистра данных покажет идентификатор устройства (ID-code), поскольку IDCODE является инструкцией JTAG по умолчанию. Может быть желательным иметь во время тестирования AVR в состоянии сброса. Если AVR не в состоянии сброса, то входы устройства можно опросить операциями сканирования, и внутреннее программное обеспечение может быть в неопределенном состоянии, когда произошел выход из режима тестирования. После сброса выходы ножек портов немедленно окажутся в состоянии высокого сопротивления, делая инструкцию HIGHZ избыточной. Если необходимо, может быть выдана инструкция BYPASS, что предоставляет самый короткий путь для данных, которые проходят через устройство. Устройство можно установить в состояние сброса либо путем подтягивания внешней ножки ~RESET к уровню лог. 0, либо выдачей инструкции AVR_RESET с подходящей установкой регистра данных сброса (Reset Data Register).

Инструкция EXTEST используется для выборки уровней внешних выводов (чтение) и загрузки выходных выводов данными (запись). Данные с выходной защелки будут передаваться на выводы, как только инструкция EXTEST окажется загруженной в регистр IR JTAG. Таким образом, должна также использоваться инструкция SAMPLE/PRELOAD для установки начальных значений в цепочку кольца сканирования, чтобы избежать повреждения платы, когда инструкция EXTEST выдается первый раз. Инструкция SAMPLE/PRELOAD также может использоваться для получения снимка состояния внешних выводов во время нормальной работы тестируемой микросхемы.

Должен быть запрограммирован фьюз JTAGEN, и очищен бит JTD в регистре MCUCSR, чтобы разрешить работу JTAG TAP.

Когда для граничного сканирования используется интерфейс JTAG, возможно использование тактовой частоты JTAG TCK выше, чем внутренняя тактовая частота чипа. Для работы тестов частота чипа не требуется.

[Регистры данных]

К операциям граничного сканирования относятся следующие регистры:

• Bypass Register (регистр пропуска данных).
• Device Identification Register (регистр идентификации).
• Reset Register (регистр сброса).
• Boundary-scan Chain (цепочка граничного сканирования).

Bypass Register. Этот регистр состоит из одной стадии регистра сдвига. Когда выбран Bypass Register между TDI и TDO, этот регистр сбрасывается в 0, когда покидает состояние Capture-DR контроллера TAP. Bypass Register может использоваться для сокращения цепочки сканирования в системе, когда тестируются другие устройства печатной платы/системы.

Device Identification Register. Рисунок ниже показывает структуру регистра идентификации.

Рис. 27-3. Формат Device Identification Register.

Version. Регистр Version это 4-битное число, идентифицирующее ревизию этого компонента. Номер версии JTAG следует за номером ревизии устройства, и повторяется в ревизии P (0xF). Ревизии A и Q равны 0x0, ревизии B и R равны 0x1, и так далее.

Part Number. Номер типа компонента это 16-битный код, идентифицирующий тип электронного компонента (в данном случае модель ATmega32A, ATmega32L и т. п.). Номера некоторых типов микроконтроллеров ATmega перечислены в таблице 27-1.

Таблица 27-1. AVR JTAG Part Number.

0x9502

Примечание: ATmega32, ATmega32A и ATmega32L отличаются в регистре идентификации только по номеру версии Version.

Manufacturer ID. Идентификатор производителя это 11-битный код, который указывает на производителя микросхемы. JTAG manufacturer ID компании ATMEL и других производителей показаны в таблице ниже.

Таблица 27-2. Manufacturer ID.

Reset Register. Регистр сброса относится к регистрам данных тестирования (Test Data Register), используемый для сброса устройства. Поскольку AVR переводит при сбросе свои выводы портов в третье состояние, то Reset Register также может заменить функцию не реализованной опциональной JTAG-инструкции HIGHZ.

Лог. 1 в регистре сброса соответствует подтяжке внешнего вывода сброса (~RESET) к уровню лог. 0. Сброс устройства продолжается, пока присутствует лог. 1 в Reset Register. В зависимости от настроек фьюзов для опций тактирования, после освобождения регистра сброса (после появления в нем лог. 0) микроконтроллер останется в состоянии сброса еще на период таймаута сброса (Reset Time-Out Period, см. раздел даташита "Clock Sources", посвященных источникам тактирования). Вывод из регистра данных DR не захватывается, так что сброс войдет в силу немедленно, как показано на рисунке ниже.

Рис. 27-4. Reset Register.

Boundary-scan Chain. Цепочка граничного сканирования (Boundary-scan Chain) имеет возможность управления выходными логическими уровнями и отслеживание уровней на цифровых выводах GPIO, как и уровнями на границе между цифровой и аналоговой логики для аналоговых схем, подключенных к микроконтроллеру снаружи. Подробное описание см. в главе "Boundary-scan Chain".

[JTAG-инструкции, относящиеся к Boundry-scan]

Регистр инструкций (Instruction Register, IR) имеет длину 4-бита, что дает поддержку 16 инструкций. Перечисленные ниже инструкции JTAG полезны для функционирования технологии Boundary-scan. Обратите внимание, что опциональная инструкция HIGHZ не реализована, однако все выходы могут быть переведены в третье состояние с помощью инструкции AVR_RESET, поскольку начальное состояние всех выводов портов отключенное.

LSB вдвигается и выдвигается первым для всех регистров сдвига.

OPCODE (двоичный код) для для каждой инструкции показан в круглых скобках рядом с именем инструкции в шестнадцатеричном формате. Текст с описанием показывает, какой регистр данных будет выбран как путь данных между TDI и TDO для каждой инструкции.

EXTEST (0x0). Эта обязательная инструкция JTAG, применяемая для выбора цепочки Boundary-scan как регистра данных DR для тестирования схем, находящихся снаружи по отношению к корпусу AVR. Для каждого вывода порта, запрета верхних подтягивающих резисторов (Pull-up Disable), управления выходом, выходных данных и входных данных имеется доступный разряд в цепочке сканирования. Таким образом, цепочка получается довольно длинной (см. таблицу 27-7). Для аналоговых схем, подключенных к чипу снаружи, есть интерфейс между аналоговой и цифровой логикой в цепочке сканирования. Содержимое захваченных выходов цепочки граничного сканирования будут переданы наружу, как только в IR-регистр JTAG окажется загруженной инструкция EXTEST.

Активные состояния инструкции:

• Capture-DR: данные внешних выводов захватываются в цепочку Boundary-scan.
• Shift-DR: внутренняя цепочка сканирования сдвигается по тактам на входе TCK.
• Update-DR: данные из цепочки сканирования прикладываются на выходные выводы.

IDCODE (0x1). Опциональная инструкция JTAG выбирает 32-битный регистр идентификации (ID Register) как регистр данных (DR). ID Register содержит номер версии, номер устройства (его тип) и код производителя, присвоенный организацией JEDEC. После включения питания эта инструкция находится в IR по умолчанию.

Активные состояния инструкции:

• Capture-DR: данные в регистре IDCODE выбираются в цепочку Boundary-scan.
• Shift-DR: цепочка сканирования IDCODE сдвигается по тактам на входе TCK.

SAMPLE_PRELOAD (0x2). Обязательная инструкция JTAG для предварительной загрузки выходных защелок и получения снимка входных и выходных выводов без влияния на работу системы. Однако выходные защелки не подключены к этим выводам. Цепочка Boundary-scan выбирается как DR.

Активные состояния инструкции:

• Capture-DR: данные на внешних выводах выбираются в цепочку Boundary-scan.
• Shift-DR: цепочка сканирования (Boundary-scan Chain) сдвигается по тактам на входе TCK.
• Update-DR: данные из цепочки Boundary-scan прикладываются к выходным защелкам. Однако выходные защелки не подключены к выводам.

AVR_RESET (0xC). Публичная JTAG-инструкция, относящаяся к специфике AVR, предназначенная для принудительного перевода AVR в режим сброса, или вывода его из режим сброса. TAP-контроллер не сбрасывается этой инструкцией. Этот одноразрядный регистр сброса выбирается как DR. Обратите внимание, что сброс активен, пока находится лог. 1 в цепочке сканирования, когда активна инструкция сброса. Вывод из этой цепочки не захватывается.

Активные состояния инструкции:

• Shift-DR: Reset Register сдвигается по сигналу тактов TCK.

BYPASS (0xF). Обязательная инструкция JTAG, выбирающая в качестве DR регистра пропуска данных (Bypass Register).

Активные состояния инструкции:

• Capture-DR: загружает лог. 0 в Bypass Register.
• Shift-DR: ячейка Bypass Register вставленная между TDI и TDO, сдвигается по тактам TCK.

[Boundary-scan Chain]

Цепочка граничного сканирования (Boundary-scan) дает возможность управлять логическими уровнями выходов и отслеживать логические уровни цифровых портов ввода/вывода, а также на границе между цифровой и аналоговой схемой, подключаемой к чипу снаружи.

Сканирование цифровых выводов портов. Первый рисунок ниже показывает ячейку граничного сканирования (Boundary-scan Cell) для ножки двунаправленного порта GPIO с функцией подключаемого верхнего подтягивающего резистора (pull-up). Эта ячейка состоит из стандартной ячейки Boundary-scan для функции Pull-up Enable (PUExn), и из ячейки двунаправленного вывода, которая комбинирует в себе 3 сигнала: Output Control (OCxn), Output Data (ODxn) и Input Data (IDxn), в регистр сдвига только из двух стадий (разрядов). Индексы порта и вывода в следующем описании не используются.

Логика Boundary-scan не включена в рисунках из даташита. Рис. 27-6 показывает простую ножку цифрового порта, как она описана в секции "I/O Ports". Подробности Boundary-scan из первого рисунка (27-5) заменяют блок, обозначенный пунктиром, из нижнего рисунка (27-6).

Когда альтернативная функция порта не представлена, входные данные (Input Data, ID) соответствуют значению регистра PINxn (но ID не имеет синхронизатора), выходные данные (Output Data) соответствуют регистру PORT, управление выходом (Output Control) соответствует регистру направления данных (Data Direction Register, DDR), и разрешение подтягивающего резистора (Pull-up Enable, PUExn) соответствует логическому выражению PUD · DDxn · PORTxn.

Цифровые альтернативные функции порта, подключенные вне области, ограниченной штриховой линией на рис. 27-6, делают возможным чтение актуального значения уровня логики на выводе чипа. Для аналоговой функции здесь есть прямое подключение от внешнего вывода до аналоговой схемы, и цепочка сканирования вставляется в интерфейс между цифровой логикой и аналоговой схемой.

Рис. 27-5. Ячейка граничного сканирования (Boundary-scan Cell) для двунаправленного вывода порта с функцией подключаемого верхнего подтягивающего резистора (Pull-Up).

Рис. 27-6. Общая схема вывода порта.

См. также раздел "I/O Ports" в даташите на микроконтроллер.

[Порядок работы граничного сканирования ATmega32]

В таблице ниже показан порядок сканирования между TDI и TDO, когда как путь прохождения данных между ними выбрана цепочка граничного сканирования (Boundary-scan Chain). Бит 0 будет самым младшим (LSB); это первый бит, введенный при сканировании, и первый выведенный бит. Порядок сканирования следует порядку выводов, пока это возможно. Таким образом, биты порта A (PAx) сканируются в обратном порядке в сравнении с другими портами (PB, PC, PD).

Исключениями из правил будут цепочки сканирования аналоговых схем, которые представляют самые значащие старшие биты цепочки сканирования, независимо от того, к какому физическому выводу корпуса чипа они подключены. На рис. 27-5, PXn. Data соответствует выводу FF0, PXn. Управление соответствует FF1 и PXn. Pullup_enable соответствует FF2. Биты 2, 3, 4 и 5 Port C не находятся в цепочке сканирования, поскольку эти выводы задействованы под подключение TAP, когда разрешен интерфейс JTAG.

Таблица 27-7. Порядок сканирования ATmega32A.

Примечания:

(1). PRIVATE_SIGNAL1 всегда сканируется как 0.
(2). PRIVATE_SIGNAL2 всегда сканируется как 0.

[Файлы описания граничного сканирования BDSL]

Файлы с описанием на языке Boundary-scan Description Language (BSDL) описывают устройства, поддерживающие граничное сканирование, в стандартном формате, используемом программным обеспечением автоматической генерации тестов. Порядок и функция бит в регистре данных Boundary-scan включены в это описание.

[Использование OCD]

Как показано на рис. 27-1, аппаратура поддерживающая отладку (OCD), главным образом состоит из:

• Цепочка сканирования на интерфейсе между внутренним CPU микроконтроллера AVR и внутренними периферийными устройствами.
• Блок точки останова.
• Интерфейс коммуникации между CPU и системой JTAG.

Все операции чтения (read) или модификация/запись (modify/write) нужные для реализации отладчика, реализованы выдачей инструкций AVR через внутреннюю цепочку сканирования CPU AVR. CPU посылает результат в ячейку, отображенную на память I/O, которая является частью коммуникационного интерфейса между CPU и системой JTAG. Блок точки останова реализует точку останова по изменению потока вычислений (Break on Change of Program Flow), одиночная точка останова на выполнение одной инструкции (Single Step Break), две точки останова на памяти программ (Program Memory Break) и две комбинированные точки останова. Всего 4 точки останова могут быть сконфигурированы в одном из вариантов:

• 4 одиночные точки останова на памяти программ.
• 3 одиночные точки останова на памяти программ + 1 точка останова на памяти данных.
• 2 одиночные точки останова на памяти программ + 2 точки останова на памяти данных.
• 2 одиночные точки останова на памяти программ + 1 точка останова на памяти программ с маской ("точка останова на диапазон").
• 2 одиночные точки останова на памяти программ + 1 точки останова на памяти данных с маской ("точка останова на диапазон").

Однако система отладки, наподобие Atmel Studio®, может использовать одну или большее количество этих ресурсов для своих внутренних целей, оставляя меньше возможностей конечному пользователю.

Фьюз JTAGEN должен быть запрограммирован, чтобы разрешить работу JTAG TAP. Чтобы могла работать система OCD, дополнительно должен быть запрограммирован фьюз OCDEN, и не должны быть запрограммированы биты защиты (Lock bits). Как возможность защиты программного обеспечения, система OCD запрещается, если установлены биты защиты. Иначе система отладки предоставляет бэкдор в устройство, позволяя проводить несанкционированное копирование и обратную разработку программного обеспечения.

Интегрированная система разработки и отладки (IDE) Atmel Studio позволяет пользователю полный контроль за выполнением программ на устройстве AVR, на котором есть функция отладки (OCD), и когда к нему подключен внутрисхемный эмулятор (AVR In-Circuit Emulator). Также возможно выполнение программы пользователя в симуляторе процессора AVR (AVR Instruction Set Simulator). Atmel Studio поддерживает выполнение кода по листингу ассемблера, который был скомпилирован с помощью AVR Assembler компании Atmel, и по исходному коду на языке C, который был скомпилирован компиляторами сторонних производителей (из коробки в системе Atmel Studio используется форк бесплатного AVR GCC).

В этом описании дана только общая информация о системе Atmel Studio, касающаяся OCD. Более подробное описание Atmel Studio см. в специальном руководстве (Atmel Studio User Guide), которое доступна как система онлайн-помощи. Все выполняемые команды видны в листинге отладки Atmel Studio, как на уровне листинга исходного кода, так и в дизассемблированном виде. Пользователь может выполнить программу в реальном времени, выполнять одиночные шаги по коду, либо трассировать выполнения до нужного места в программе, выполнять трассировку выполнения с заходом в тело функции и без захода в функцию, выполнять код до выхода из функции, устанавливать курсор на нужный оператор кода и запускать выполнение до указанного курсором места, в любой момент останавливать выполнение и сбрасывать процессор. Дополнительно пользователь может установить неограниченное количество точек останова по коду (которые работают с использованием инструкции BREAK) и до двух точек останова на памяти данных, которые можно альтернативно комбинировать с маской (диапазоном) точки останова.

[Программирование через JTAG]

Программирование осуществляется через те же самые 4 вывода JTAG: TCK, TMS, TDI и TDO. Только эти выводы нужны для управления/отслеживания процесса программирования через JTAG (в дополнение к выводам питания). Не требуется подавать внешнее напряжение 12V, не требуется управление сбросом и выводами тактирования (XTAL1, XTAL2). Фьюз JTAGEN должен быть запрограммирован (микроконтроллер поставляется с завода с запрограммированным битом JTAGEN), и бит JTD регистра MCUCSR должен быть очищен, чтобы был разрешен доступ к порту TAP JTAG.

Альтернативно, если бит JTD установлен, он может быть сброшен подачей внешнего сброса, тогда JTD очистится через 2 такта чипа, и выводы JTAG станут доступны для программирования. Это подразумевает, что выводы JTAG используются как обычные порты GPIO в рабочем режиме, но все еще можно воспользоваться ими для внутрисистемного программирования через JTAG. Обратите внимание, что эта техника, использующая внешний сброс для очистки JTD, не может использоваться для разрешения работы JTAG в режиме граничного сканирования (Boundary-scan) или в режиме отладки OCD). В этих случаях выводы JTAG должны быть выделены специально, и не могут использоваться как порты GPIO.

Программирование через JTAG предоставляет следующие возможности:

• Программирование и проверка FLASH (память программ).
• Программирование и проверка EEPROM (энергонезависимая память данных).
• Программирование и проверка фьюзов.
• Программирование и проверка битов защиты (Lock bit).

Примечание: биты защиты действуют одинаково и в режиме параллельного программирования. Если биты защиты LB1 или LB2 запрограммированы, то бит OCDEN не может быть запрограммирован, кроме как через выполнение стирания чипа. Эта функция безопасности гарантирует, что не будет действовать бэкдор JTAG/ISP, позволяющий чтение всего содержимого запрограммированного устройства.

В последовательности данных младший бит (LSB) вдвигается и выдвигается первым.

Инструкции JTAG, относящиеся к программированию. Регистр инструкций (IR) имеет длину 4 бита, что дает поддержку до 16 инструкций. Ниже рассмотрены все эти инструкции.

Код операции для каждой инструкции (OPCODE) в шестнадцатеричном формате показан рядом с именем инструкции. Сопутствующий текст описывает для каждой инструкции, какой регистр данных выбирается как путь между TDI и TDO.

Состояние Run-Test/Idle контроллера TAP используется для генерации внутренних тактов. Оно также может использоваться как состояние ожидания между последовательностями операций JTAG. Ниже показана последовательность изменения машины состояний для смены слова инструкции.

Рис. 29-12. Последовательность машины состояний для изменения слова инструкции (Instruction Word, IW).

AVR_RESET (0xC). Публичная, относящаяся к AVR инструкция JTAG для перевода AVR в режим сброса, или вывода AVR из режима сброса. TAP-контроллер не сбрасывается этой инструкцией. Один бит регистра сброса (Reset Register) выбирается как регистр данных. Обратите внимание, что сброс будет активным, пока в цепочке сканирования сброса присутствует лог. 1. Вывод из этой цепочки не захватывается.

Активные состояния инструкции:

• Shift-DR: Reset Register сдвигается по тактам на выводе входе TCK.

PROG_ENABLE (0x4). Публичная, относящаяся к AVR инструкция JTAG для разрешения программирования через порт JTAG. В качестве регистра данных выбирается 16-битный регистр разрешения программирования (Programming Enable Register). Активные состояния инструкции:

• Shift-DR: сигнатура разрешения программирования вдвигается в регистр данных.
• Update-DR: сигнатура разрешения программирования сравнивается правильным значением, и если введенная сигнатура корректна, то происходит вход в режим программирования.

PROG_COMMANDS (0x5). Публичная, относящаяся к AVR инструкция JTAG для ввода команд программирования через порт JTAG. Как регистр данных выбирается 15-битный регистр команд программирования (Programming Command Register). Активные состояния инструкции:

• Capture-DR: результат предыдущей команды загружается в регистр данных.
• Shift-DR: регистр данных сдвигается по тактам TCK, при этом результат предыдущей команды выдвигается наружу, и при этом вдвигается новая команда.
• Update-DR: команда программирования применяется для входов FLASH.
• Run-Test/Idle: генерируется 1 цикл тактов, что дает выполнение выданной команды.

PROG_PAGELOAD (0x6). Публичная, относящаяся к AVR инструкция JTAG для прямой загрузки страницы данных FLASH через порт JTAG. Как регистр данных выбирается 1024-битный виртуальный регистр загрузки страницы FLASH (Virtual Flash Page Load Register). Это виртуальная цепочка сканирования, длина которой в битах равна количеству бит одной страницы памяти FLASH. Внутренний регистр сдвига имеет разрядность 8 бит. В отличие от большинства инструкций JTAG, состояние Update-DR не используется для передачи данных из регистра сдвига. Эти данные автоматически передаются байт за байтом в буфер страницы FLASH в состоянии Shift-DR внутренней машины состояний. Имеется только одно активное состояние:

• Shift-DR: данные страницы FLASH вдвигаются через TDI по тактам на входе TCK, и автоматически загружаются в страницу в страницу FLASH байт за байтом.

Примечание: инструкция PROG_PAGELOAD может использоваться только если устройство AVR находится первым в цепочке сканирования JTAG. Если AVR не первый в цепочке сканирования, то должен использоваться побайтный алгоритм программирования.

PROG_PAGEREAD (0x7). Публичная, относящаяся к AVR инструкция JTAG для чтения данных всей страницы FLASH. В качестве регистра данных используется 1032-битный виртуальный регистр чтения страницы FLASH (Virtual Flash Page Read Register). Это виртуальная цепочка сканирования, длина которой равна количеству бит страницы FLASH плюс 8. Внутренний регистр сдвига имеет разрядность 8 бит. В отличие от большинства инструкций JTAG, состояние Capture-DR не используется для передачи данных в регистр сдвига. Данные автоматически передаются из буфера страницы FLASH байт за байтом в состоянии Shift-DR внутренней машины состояний. Имеется только одно активное состояние:

• Shift-DR: данные FLASH автоматически считываются по одному байту и выдвигаются через TDO по тактам на входе TCK. Уровень на входе TDI игнорируется.

Примечание: инструкция PROG_PAGEREAD  может использоваться только если устройство AVR находится первым в цепочке сканирования JTAG. Если AVR не первый в цепочке сканирования, то должен использоваться побайтный алгоритм программирования.

Регистры данных. Эти регистры данных выбираются инструкциями JTAG, описанными в предыдущей секции. Следующие регистры данных относятся к операциям программирования:

• Reset Register (регистр сброса).
• Programming Enable Register (регистр разрешения программирования).
• Programming Command Register (регистр команд программирования).
• Virtual Flash Page Load Register (виртуальный регистр загрузки страницы FLASH).
• Virtual Flash Page Read Register (виртуальный регистр чтения страницы FLASH).

Reset Register. Это регистр данных для тестирования (Test Data Register), используемый для сброса устройства во время программирования. Это требуется для сброса устройства перед входом в режим программирования.

Лог. 1 в регистре сброса соответствует подтяжке внешнего вывода ~RESET к лог. 0, что соответствует аппаратному сбросу микроконтроллера. Устройство находится в состоянии сброса, пока лог. 1 находится в регистре сброса (этот регистр имеет размер 1 бит). В зависимости от настроек фьюзов для опций тактирования, устройство будет оставаться в состоянии сброса на время таймаута (Reset Time-Out Period, см. раздел "Clock Sources" даташита) после того, как регистр сброса будет освобожден (в нем появится лог. 0). Вывод из регистра данных не захватывается, так что сброс произойдет немедленно.

Programming Enable Register. Это 16-битный регистр, содержимое которого сравнивается с двоичным кодом 1010_0011_0111_0000. Если содержимое записанной в этот регистр сигнатуры совпадает с этим кодом, то программирование через JTAG разрешается. Этот регистр сбрасывается в 0 после сброса при включении питания (Power-on Reset), и этот регистр всегда должен быть сброшен при выходе из режима программирования.

Рис. 29-13. Programming Enable Register.

Programming Command Register. Это 15-битный регистр, используемый для вдвигания в него команд программирования, и последовательного вывода результата предыдущей команды, если он имеется. Набор инструкций программирования JTAG показан в таблице 29-17. Последовательность машины состояний при вдвигании команд иллюстрирован на рис. 29-15.

Рис. 29-14. Programming Command Register.

Таблица 29-17. JTAG Programming Instruction Set. Здесь: a = адрес старших бит, b = адрес младших бит, H = 0 - младший байт, 1 - старший байт, o = выход данных, i = вход данных, x = не имеет значения.

Примечания:

(1). Эта последовательность команд не требуется, если 7 старших бит были корректно установлены последовательностью предыдущей команды (что является нормальным случаем).
(2). Повторяется пока o = 1.
(3). Установите биты в 0 для программирования соответствующего фьюза, 1 для отмены программирования фьюза.
(4). Установите биты в 0 для программирования соответствующего бита защиты, 1 для того, чтобы оставить бит защиты не измененным.
(5). 0 = бит запрограммирован, 1 = бит не запрограммирован (фьюз).
(6). Карта бит для старшего байта фьюзов показана в таблице 29-3.
(7). Карта бит для младшего байта фьюзов показана в таблице 29-4.
(8). Карта байта бит защиты показана в таблице 29-1.
(9). Адреса бит, превышающие PCMSB и EEAMSB (таблица 29-10 и таблица 29-11) не имеют значения.

Рис. 29-15. Смена состояний машины для изменения/чтения слова данных.

Virtual Flash Page Load Register. Это виртуальная цепочка сканирования, у которой длина равна количеству бит на странице памяти FLASH. Размер внутреннего регистра сдвига равен 8 битам, и данные автоматически передаются байт за байтом в буфер страницы FLASH. Последовательный ввод всех слов инструкций на страницу начинается с LSB первой инструкции на этой странице и заканчивается MSB последней инструкции на этой странице. Это предоставляет эффективный способ загрузки страницы FLASH целиком перед выполнении записи страницы (Page Write).

Рис. 29-16. Virtual Flash Page Load Register.

Virtual Flash Page Read Register. Это виртуальная цепочка сканирования, у которой длина равна количеству бит на странице памяти FLASH + 8. Размер внутреннего регистра сдвига равен 8 битам, и данные автоматически передаются байт за байтом из страницы FLASH. Первые 8 тактов используются для передачи первого байта во внутренний регистр сдвига, и биты, которые выдвигаются наружу во время этих первых 8 тактов, должны быть игнорированы. Вслед за этой инициализацией данные выдвигаются наружу начиная с LSB первой инструкции на этой странице и заканчивая MSB последней инструкции на этой странице. Это предоставляет эффективный способ чтения страницы FLASH целиком для проверки процедуры программирования.

Рис. 29-17. Virtual Flash Page Read Register.

Алгоритм программирования. Все ссылки ниже типа "1a", "1b" и так далее, относятся к таблице 29-17. Интервалы времени см. таблице 29-13 врезки "Характеристики параллельного программирования".

Вход в режим программирования:

1. Введите JTAG-инструкцию AVR_RESET, и вдвиньте 1 в Reset Register.
2. Введите инструкцию PROG_ENABLE, и вдвиньте 1010_0011_0111_0000 в Programming Enable Register.

Выход из режима программирования:

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Запретите все инструкции программирования, используя инструкцию "no operation" (нет операции) 11a.
3. Введите инструкцию PROG_ENABLE, и вдвиньте 0000_0000_0000_0000 в Programming Enable Register.
4. Введите JTAG-инструкцию AVR_RESET, и вдвиньте 0 в Reset Register.

Выполнение стирания чипа (Chip Erase):

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Запустите стирание памяти микроконтроллера (chip erase), используя инструкцию программирования 1a.
3. Опрашивайте флаг завершения стирания (chip erase complete) с помощью инструкции программирования 1b, или ждите интервал времени t_{WLRH_CE} (см. раздел "Command Byte Bit Coding" в секции "Parallel Programming Parameters, Pin Mapping, and Commands" даташита).

Программирование памяти FLASH. Перед программированием FLASH должна быть выполнена операция Chip Erase.

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Разрешите запись Flash, используя инструкцию программирования 2a.
3. Загрузите старший байт адреса, используя инструкцию программирования 2b.
4. Загрузите младший байт адреса, используя инструкцию программирования 2c.
5. Загрузите данные, используя инструкции программирования 2d, 2e и 2f.
6. Повторите шаги 4 и 5 для всех слов инструкций на этой странице.
7. Запишите эту страницу, используя инструкцию программирования 2g.
8. Опросите флаг завершения записи (Flash write complete), используя инструкцию программирования 2h, или ждите интервал времени t_WLRH (см. таблицу 29-13, VCC = 5V ±10%).
9. Повторите шаги 3..7, пока не будут запрограммированы все данные.

Более эффективную передачу данных можно реализовать с инструкцией PROG_PAGELOAD:

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Разрешите запись FLASH, используя инструкцию программирования 2a.
3. Загрузите адрес страницы, используя инструкции программирования 2b и 2c. PCWORD (см. таблицу 29-10) используется для адреса в пределах одной страницы, и туда должен быть записан 0.
4. Введите JTAG-инструкцию PROG_PAGELOAD.
5. Загрузите всю страницу целиком, вдвигая все слова инструкций на странице, начиная с LSB первой инструкции на этой странице и заканчивая MSB последней инструкцией на этой странице.
6. Введите JTAG-инструкцию PROG_COMMANDS.
7. Запишите страницу, используя инструкцию программирования 2g.
8. Опрашивайте флаг завершения программирования (Flash write complete), используя инструкцию программирования 2h, или ждите время t_WLRH (см. таблицу 29-13, VCC = 5V ±10%).
9. Повторяйте шаги 3..8, пока не будут запрограммированы все данные.

Чтение FLASH:

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Разрешите чтение FLASH, используя инструкцию программирования 3a.
3. Загрузите адрес, используя инструкции программирования 3b и 3c.
4. Прочитайте данные, используя инструкцию программирования 3d.
5. Повторите шаги 3 и 4, пока не будут прочитаны все данные.

Более эффективную передачу данных можно реализовать с инструкцией PROG_PAGEREAD:

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Разрешите чтение FLASH, используя инструкцию программирования 3a.
3. Загрузите адрес страницы, используя инструкции программирования 3b и 3c. PCWORD (см. таблицу Command Byte Bit Coding в секции Parallel Programming Parameters, Pin Mapping, and Commands) используется для адреса в пределах одной страницы, и туда должен быть записан 0.
4. Введите JTAG-инструкцию PROG_PAGEREAD.
5. Прочитайте всю страницу целиком, выдвигая все слова инструкции страницы, начиная с LSB первой инструкции этой страницы и заканчивая MSB последней инструкции этой страницы. Помните, что первые выдвинутые 8 бит должны быть проигнорированы.
6. Введите JTAG-инструкцию PROG_COMMANDS.
7. Повторите шаги 3..6, пока не прочитаете все данные.

Программирование EEPROM. Перед программированием EEPROM необходимо выполнить Chip Erase.

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Разрешите запись EEPROM, используя инструкцию программирования 4a.
3. Загрузите старший байт адреса, используя инструкцию программирования 4b.
4. Загрузите младший байт адреса, используя инструкцию программирования 4c.
5. Загрузите данные, используя инструкции программирования 4d и 4e.
6. Повторите шаги 4 и 5 для все байт данных на этой странице.
7. Запишите данные, используя инструкцию программирования 4f.
8. Опрашивайте флаг завершения записи (EEPROM write complete), используя инструкцию программирования 4g, или ждите время t_WLRH (см. таблицу 29-13, VCC = 5V ±10%).
9. Повторите шаги 3..8, пока не будут запрограммированы все данные.

Обратите внимание, что для программирования EEPROM нельзя использовать инструкцию PROG_PAGELOAD.

Чтение EEPROM:

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Разрешите чтение EEPROM, используя инструкцию программирования 5a.
3. Загрузите адрес, используя инструкции программирования 5b и 5c.
4. Прочитайте данные, используя инструкцию программирования 5d.
5. Повторите шаги 3 и 4, пока все данные не будут прочитаны.

Обратите внимание, что для чтения EEPROM нельзя использовать инструкцию PROG_PAGEREAD.

Программирование фьюзов:

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Разрешите запись фьюзов, используя инструкцию программирования 6a.
3. Загрузите старший байт фьюзов, используя инструкцию программированияs 6b. Значение бита 0 в этом байте запрограммирует соответствующий фьюз, значение 1 сделает фьюз не запрограммированным.
4. Запишите старший байт фьюзов, используя инструкцию программирования 6c.
5. Опрашивайте флаг завершения программирования (Fuse write complete), используя инструкцию программирования 6d, или ждите время t_WLRH (см. таблицу 29-13, VCC = 5V ±10%).
6. Загрузите младший байт фьюзов, используя инструкцию программированияs 6e. Значение бита 0 в этом байте запрограммирует соответствующий фьюз, значение 1 сделает фьюз не запрограммированным.
7. Запишите младший байт фьюзов, используя инструкцию программирования 6f.
8. Опрашивайте флаг завершения программирования (Fuse write complete), используя инструкцию программирования 6g, или ждите время t_WLRH (см. таблицу 29-13, VCC = 5V ±10%).

Программирование битов защиты:

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Запись битов защиты, используя инструкцию программирования 7a.
3. Загрузите данные, используя инструкцию программированияs 7b. Значение бита 0 в этом байте запрограммирует соответствующий бит защиты, значение 1 оставит бит не измененным.
4. Запишите биты защиты, используя инструкцию программирования 7c.
5. Опрашивайте флаг завершения записи (Lock bit write complete), используя инструкцию программирования 7d, или ждите время t_WLRH (см. таблицу 29-13, VCC = 5V ±10%).

Чтение фьюзов и битов защиты:

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Разрешите чтение бит фьюзов/зашиты, используя инструкцию программирования 8a.
3a. Для чтения всех фьюзов и бит защиты используйте инструкцию программирования 8e.
3b. Для чтения только старшего байта фьюзов, используйте инструкцию программирования 8b.
3c. Для чтения только младшего байта фьюзов, используйте инструкцию программирования 8c.
3d. Для чтения только байта битов защиты, используйте инструкцию программирования 8d.   

Чтение байт сигнатуры:

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Разрешите чтение бита сигнатуры, используя инструкцию программирования 9a.
3. Загрузите адрес 0x00, используя инструкцию программирования 9b.
4. Прочитайте первый байт сигнатуры, инструкцию программирования 9c.
5. Повторите шаги 3 и 4 с адресами 0x01 и 0x02 для чтения второго и третьего байта сигнатуры соответственно.

Чтение байта калибровки:

1. Введите JTAG-инструкцию PROG_COMMANDS.
2. Разрешите чтение байта калибровки, используя инструкцию программирования 10a.
3. Загрузите адрес 0x00, используя инструкцию программирования 10b.
4. Прочитайте байт калибровки, используя инструкцию программирования 10c.

jtag> cable FT2232 vid=0403 pid=6010
Connected to libftd2xx driver.
jtag>

c:\Program Files\UrJTAG>dir c:\temp\megaAVR_BSDL
 Том в устройстве C не имеет метки.
 Серийный номер тома: 7CCB-BDB0

 Содержимое папки c:\temp\megaAVR_BSDL

04.02.2017  09:18  < DIR >          .
04.02.2017  09:18  < DIR >          ..
21.08.2012  11:54            34 596 AT90CAN128.BSD
21.08.2012  11:54            34 578 AT90CAN32.BSD
21.08.2012  11:54            34 578 AT90CAN64.BSD
16.08.2012  07:18            13 965 AT90USB1286.bsdl
16.08.2012  07:18            15 143 AT90USB1287.bsdl
16.08.2012  07:18            13 974 AT90USB646.bsdl
16.08.2012  07:18            15 129 AT90USB647.bsdl
21.08.2012  11:54            17 846 ATMEGA128.BSD
21.08.2012  11:54            13 194 ATMEGA1280.BSD
21.08.2012  11:54            10 971 ATMEGA1281.BSD
21.08.2012  11:54            14 941 ATMEGA16.BSD
21.08.2012  11:54            12 675 ATMEGA162.BSD
21.08.2012  11:54             9 331 ATMEGA164P.BSD
21.08.2012  11:54            16 405 ATMEGA165.BSD
21.08.2012  11:54            16 419 ATMEGA165P.BSD
21.08.2012  11:54            16 417 ATMEGA169.BSD
21.08.2012  11:54            12 812 ATMEGA2560.BSD
21.08.2012  11:54            10 583 ATMEGA2561.BSD
21.08.2012  11:54            12 165 atmega32.bsd
21.08.2012  11:54            11 694 atmega323.bsd
21.08.2012  11:54             9 331 ATMEGA324P.BSD
21.08.2012  11:54            16 405 ATMEGA325.BSD
21.08.2012  11:54            19 173 ATMEGA3250.BSD
21.08.2012  11:54            16 803 ATMEGA325P.BSD
21.08.2012  11:54            16 417 ATMEGA329.BSD
21.08.2012  11:54            19 278 ATMEGA3290.BSD
21.08.2012  11:54            14 855 atmega64.bsd
21.08.2012  11:54            13 180 ATMEGA640.BSD
21.08.2012  11:54             9 331 ATMEGA644P.BSD
21.08.2012  11:54            16 405 ATMEGA645.BSD
21.08.2012  11:54            19 173 ATMEGA6450.BSD
21.08.2012  11:54            16 417 ATMEGA649.BSD
21.08.2012  11:54            19 278 ATMEGA6490.BSD
16.08.2012  07:18            12 402 USB16U4.bsdl
              35 файлов        568 029 байт
               2 папок  458 596 229 120 байт свободно

jtag> bsdl path c:\temp\megaAVR_BSDL
jtag> detect
IR length: 4
Chain length: 1
Device Id: 10001001010100000010000000111111 (0x000000008950203F)
  Manufacturer: Atmel
  Unknown part!
chain.c(149) Part 0 without active instruction
chain.c(200) Part 0 without active instruction
chain.c(149) Part 0 without active instruction
jtag>

attribute IDCODE_REGISTER of ATmega32 : entity is
 "0101" &
 "1001010100000010" &
 "00000011111" &
 "1" ;

attribute IDCODE_REGISTER of ATmega32 : entity is
 "1000" &
 "1001010100000010" &
 "00000011111" &
 "1" ;

jtag> detect
IR length: 4
Chain length: 1
Device Id: 10001001010100000010000000111111 (0x000000008950203F)
  Filename:     c:\temp\megaAVR_BSDL/atmega32a.bsd
jtag>

jtag> instruction EXTEST
jtag> shift IR
jtag> set signal PB(0) out 1
jtag> shift DR
jtag> 

jtag> set signal PB(0) out 0
jtag> shift DR
jtag>

[Словарик]

ADC Analog-Digital Converter, аналого-цифровой преобразователь, АЦП.

Boundary-scan дословно "граничное сканирование". Специальная технология, предназначенная для проверки качества сборки печатных плат, содержащих сложные интегрированные устройства (микросхемы).

CPU Central Processor Unit, в данном контексте означает вычислительное ядро микроконтроллера.

DAC Digital-Analog Converter, цифро-аналоговый преобразователь, ЦАП.

LSB Least Significant Bit, самый младший по значимости бит.

MCU MicroController Unit, обычно имеется в виду аппаратура ядра микроконтроллера.

MSB Most Significant Bit, самый старший по значимости бит.

OCD On-Chip Debug, система отладки, встроенная в кристалл микроконтроллера.

RTC Real-Time Clock, часы реального времени.

TAP Test Access Port, порт для доступа к тестированию.

АЦП аналого-цифровой преобразователь. То же самое, что и ADC.

[Ссылки]

1. 8-Bit AVR Microcontroller ATmega32A DATASHEET COMPLETE site:atmel.com.
2. AVR BSDL files site:atmel.com.
3. Цоколевка интерфейсов JTAG.
4. Макетная плата AVR-USB-MEGA16.
5. OpenOCD: руководство пользователя.
6. UrJTAG: бесплатный инструментарий JTAG.
7. FT2232H Board - макетная плата на высокоскоростном чипе моста USB фирмы FTDI.
8. AVR JTAG OCD (Private) Commands site:nongnu.askapache.com.