SAADC расшифровывается как successive approximation ADC, т. е. аналого-цифровой преобразователь (АЦП), использующий для оцифровки регистр с последовательным приближением (successive approximation register, SAR). Все непонятные термины и сокращения см. в Словарике [2].

Основные функции и возможности SAADC:

• Разрешающая способность 8/10/12 разрядов, 14 разрядов с применением техники передискретизации (oversampling) [4].
• До 8 входных каналов, привязанных к фиксированным портам и выводам корпуса:
   - По одному каналу для недифференциального входа, и по 2 канала на дифференциальный вход.
   - Может быть сконфигурирован режим сканирования как для недифференциальных, так и дифференциальных каналов.
• Диапазон оцифровываемых уровней от 0 до VDD.
• Запуск оцифровки срабатывает программно через task, или от канала PPI.
• Гибкая настройка для компромисса между энергопотреблением и точностью - выбор частоты оцифровки от маломощного генератора 32.768 кГц RTC, или работа с повышенной точностью от таймеров 1/16 МГц.
• Режим одиночного преобразования (one-shot conversion mode) для оцифровки одного канала.
• Режим сканирования для последовательности оцифровки нескольких каналов. Задержка между каналами t_ACQ + t_CONV, которая может меняться между каналами с помощью конфигурирования tack.
• Поддержка прямой передачи выборки в RAM с помощью EasyDMA.
• Прерывания на событии одиночной выборки и событии заполнения буфера.
• Выборки сохраняются как 16-разрядные значения в формате двоичного дополнения (2’s complement) для дифференциальной и недифференциальной оцифровки.
• Повторяющиеся выборки без необходимости использования внешнего таймера.
• Внутренняя управляемая цепочка резисторов для делителей на входах.
• Мониторинг на лету выхода уровня на входе за установленные пределы.

Общие ресурсы. ADC может сосуществовать с COMP и другими периферийными устройствами для использования выводов (ножек корпуса) AIN0 .. AIN7 [5], когда они назначены на разные выводы. Не рекомендуется выбирать один и тот же аналоговый вход для обоих модулей (хотя есть возможность программной поочередной перенастройки).

У ADC имеется до 8 внешних аналоговых каналов ввода, в зависимости от используемого корпуса чипа. Каналы могут работать в режиме одиночного запуска / однократной выборки (one-shot mode) под управлением программы, или в режиме автоматического повторения выборок (continuous conversion mode) с программируемой частотой выборок (sampling rate).

Аналоговые входы могут быть сконфигурированы как 8 недифференциальных входов (single-ended inputs), 4 дифференциальных входа, или как комбинация этих вариантов. Каждый канал может быть сконфигурирован для выбора ножек от AIN0 до AIN7, или для ножки VDD. Каналы могут оцифровываться индивидуально в режиме one-shot выборок или continuous выборок, или при использовании режима сканирования (scan mode) несколько каналов могут оцифроваться в настроенной последовательности. Для повышения разрядности выборок каналов и увеличения соотношения сигнал/шум также может применяться техника передискретизации.

Рис. 1. Упрощенная блок-схема АЦП.

Внутренне ADC всегда работает как дифференциальный АЦП, но по умолчанию сконфигурированный на недифференциальные входы (single-ended input) в поле MODE регистра CH[n].CONFIG. В режиме single-ended, отрицательный вход замкнут на землю внутри чипа. В этом режиме предполагается, что внутреннее соединение на землю входа АЦП совпадает с потенциалом внешней земли, относительно которого измеряется напряжение на входе. Поэтому в режиме single-ended ADC чувствительно к импульсам помех по земле, уровень которых зависит от качества разводки печатной платы. По этой причине рекомендуется использовать дифференциальный режим измерений.

Результат преобразования ADC зависит о настроек в регистрах CH[n].CONFIG и RESOLUTION:

RESULT = [V(P) – V(N) ] * GAIN/REFERENCE * 2(RESOLUTION - m)

Здесь:

V(P) напряжение на положительном входе P
V(N) напряжение на отрицательном входе N
GAIN выбранная настройка усиления
REFERENCE напряжение опорного источника
m=0, если CONFIG.MODE=SE (недифференциальный режим), или m=1 если CONFIG.MODE=Diff (дифференциальный режим).

Результат, генерируемый ADC будет отличаться от ожидаемого из-за ошибок по постоянному току (DC errors) таких как смещение (offset), ошибка усиления (gain), дифференциальная нелинейность (DNL) и интегральная нелинейность (INL). Подробно по этим параметрам см. далее секцию "Электрические параметры ADC". Также результат может варьироваться от ошибок по переменному току (AC errors), таких как нелинейность в блоке усиления GAIN, ошибок установки уровня на входе из за высокого сопротивления источника сигнала и джиттера выборки. Для измерения напряжения батареи наиболее важны ошибки по постоянному току (DC errors).

У ADC имеется широкий выбор коэффициентов усиления, что управляется полем GAIN регистра CH[n].CONFIG. Если CH[n].CONFIG.REFSEL=0, то входной диапазон ядра ADC номинально ±0.6V для дифференциального входа, и соответствующим образом должно быть масштабировано напряжение на входах.

Ошибка смещения ADC зависит от температуры. Если ADC работает в широком диапазоне температур, то рекомендуется запускать CALIBRATEOFFSET с регулярными интервалами времени. По завершению калибровки будет срабатывать событие CALIBRATEDONE.

Аналоговые входы и каналы. Можно сконфигурировать до 8 аналоговых входных каналов CH[n] (n = 0 .. 7). Как уже упоминалось выше, эти ножки фиксированы на корпусе чипа, и совместно используются для входов компараторов.

Любой из доступных каналов может быть разрешено для оцифровки ADC в режиме однократной выборки (one-shot mode). Если сконфигурировано больше одного канала CH[n], то ADC входит в режим сканирования (scan mode).

Аналоговый вход выбирается как положительный вход преобразователя, если установлен CH[n].PSELP, установка CH[n].PSELP также разрешает определенный канал.

Аналоговый вход выбирается как отрицательный вход преобразователя, если установлен CH[n].PSELN. Установка регистра CH[n].PSELN не дает никакого эффекта, кроме как если разрешен дифференциальный режим, см. описание поля MODE регистра CH[n].CONFIG.

Если установлено больше одного регистра CH[n].PSELP, устройство входит в режим сканирования каналов (scan mode). В этом режиме выбранные входы управляются регистрами CH[n].PSELP и CH[n].PSELN, где CH[n].PSELN используется только когда этот определенный сканируемый канал настроен как дифференциальный, см. описание поля MODE регистра CH[n].CONFIG.

Важное замечание: каналы, выбранные для COMP не могу использоваться одновременно для входов оцифровки ADC, но каналы, не выбранные для COMP, могут использоваться ADC.

Таблица 1. Допустимые варианты подключения CH[n] как аналоговых входов.

[Рабочие режимы ADC]

Конфигурации входов ADC поддерживают режимы однократного измерения (one-shot mode), повторяющихся измерений (continuous mode) и сканирования (scan mode). Режим сканирования и передискретизация не могут использоваться одновременно.

One-shot mode. Однократный режим конфигурируется путем разрешения только одного из доступных каналов, определяемого регистрами CH[n].PSELP, CH[n].PSELN и CH[n].CONFIG.

В задаче SAMPLE преобразователь ADC запускается для оцифровки входного напряжения. CH[n].CONFIG.TACQ управляет временем оцифровки (acquisition time, t_ACQ).

Событие DONE сигнализирует о том, что получен один результат преобразования (sample).

В однократном режиме событие RESULTDONE означает то же самое, что и DONE, если не используется передискретизация (oversampling). Имейте в виду, что оба этих события могут произойти до того, как реальное значение результата преобразования было передано в RAM с помощью EasyDMA. Для дополнительной информации см. далее описание EasyDMA.

Continuous mode. Непрерывный режим, когда запуск выборок автоматически повторяется, реализуется с помощью внутреннего таймера ADC, или запуском задачи SAMPLE одного из периферийных таймеров TIMERx с помощью PPI [6].

Следует позаботиться о том, чтобы частота дискретизации (sample rate) удовлетворяла следующему критерию, в зависимости от того, сколько имеется активных каналов ADC:

f_SAMPLE < 1/[t_ACQ + t_CONV]

Регистр SAMPLERATE может использоваться как локальный таймер вместо срабатывания с помощью индивидуальных задач SAMPLE. Когда SAMPLERATE.MODE установлен в Timers, достаточно вызвать срабатывание задачи SAMPLE только 1 раз, чтобы запустить SAADC, и вызвать срабатывание задачи STOP, чтобы остановить оцифровку. Поле SAMPLERATE.CC управляет частотой дискретизации (частотой следования выборок, sample rate).

Режим таймера SAMPLERATE не может комбинироваться с режимом сканирования (SCAN mode), и в этом режиме может быть разрешен только 1 канал.

Событие DONE сигнализирует о том, что была получена одна выборка (sample).

В этом режиме событие RESULTDONE имеет то же самое значение, что и DONE, когда не используется передискретизация. Имейте в виду, что оба этих события могут произойти до того, как реальное значение результата преобразования было передано в RAM с помощью EasyDMA.

Oversampling. Аккумулятор ADC может использоваться для усреднения шума на аналоговом входе. В общем, техника передискретизации (oversampling) улучшает параметр соотношения сигнал/шум (signal-to-noise ratio, SNR). Однако передискретизация не улучшает интегральную нелинейность (INL) или дифференциальную нелинейность (DNL).

Передискретизация и режим сканирования не должны комбинироваться, поскольку передискретизация при сканировании будет усреднять выборки разрешенных каналов.

Аккумулятор управляется в регистром OVERSAMPLE. Задача SAMPLE должна быть установлена в количество усредняемых выборок 2^OVERSAMPLE, после набора этих выборок результат запишется в RAM. Этого можно достичь следующим образом:

• Конфигурированием фиксированной частоты выборок (sampling rate), используя локальный таймер или таймер общего назначения TIMERx и PPI, чтобы запустить задачу SAMPLE.
• Программным запуском SAMPLE на количество 2^OVERSAMPLE раз.
• Разрешением режима BURST.

CH[n].CONFIG.BURST может быть разрешено, чтобы избежать необходимости программно устанавливать задачу SAMPLE в количестве 2^OVERSAMPLE раз. При BURST = 1 преобразователь ADC будет оцифровывать вход 2^OVERSAMPLE раз настолько быстро, насколько сможет (реальный тайминг: < (t_ACQ + t_CONV) × 2^OVERSAMPLE). Таким образом для пользователя это будет выглядеть просто как будто преобразование теперь занимает больше времени, но в остальном точно так же, как и в режиме one-shot. Режим сканирования может комбинироваться с установкой BURST=1, если burst разрешен на всех каналах.

Событие DONE сигнализирует о том, что была получена одна выборка. В этом режиме событие RESULTDONE говорит о том, что было произведено достаточное количество преобразований передискретизации, чтобы результат мог быть перемещен в RAM. Имейте в виду, что оба этих события могут произойти до того, как реальное значение результата преобразования было передано в RAM с помощью EasyDMA.

Scan mode. Считаются разрешенными каналы, у которых установлен CH[n].PSELP. Если разрешено больше одного канала CH[n], то ADC входит в режим сканирования каналов (scan mode). В этом режиме один запуск задачи SAMPLE запустит по одному преобразованию на каждый разрешенный каналl. Время, которое потребуется на оцифровку всех каналов, можно рассчитать по формуле (x это количество разрешенных каналов):

Total time < Sum(CH[x].t_ACQ+t_CONV)

Событие DONE сигнализирует о том, что была получена одна выборка.

В этом режиме событие RESULTDONE означает то же самое, что и событие DONE, когда не используется передискретизация. Имейте в виду, что оба этих события могут произойти до того, как реальное значение результата преобразования было передано в RAM с помощью EasyDMA.

Рис. 2 показывает пример размещения результатов в Data RAM, с четным количеством RESULT.MAXCNT. В этом примере разрешены каналы 1, 2 и 5, другие каналы запрещены.

Рис. 2. Пример размещения результатов оцифровки каналов в ОЗУ (четное RESULT.MAXCNT), когда разрешены каналы 1, 2 и 5.

Рис. 3 показывает пример размещения результатов в Data RAM, с нечетным количеством RESULT.MAXCNT. В этом примере разрешены каналы 1, 2 и 5, другие каналы запрещены. Последнее 32-битное слово представляет только один 16-битный результат.

Рис. 3. Пример размещения результатов оцифровки каналов в ОЗУ (нечетное RESULT.MAXCNT), когда разрешены каналы 1, 2 и 5.

[EasyDMA]

После конфигурирования RESULT.PTR и RESULT.MAXCNT срабатыванием задачи START запускаются ресурсы ADC. ADC использует EasyDMA для сохранения результатов преобразования в RAM-буфере Result.

Буфер Result находится по адресу, указанному в регистре RESULT.PTR. Регистр RESULT.PTR снабжен двойной буферизацией, и может обновляться и быть подготовленным к следующей задаче START немедленно после генерации события STARTED. Размер буфера Result указывается в регистре RESULT.MAXCNT, и ADC будет генерировать событие END когда заполнит буфер Result, см. рис. 4. Результаты сохраняются в little-endian [7] порядке следования байт Data RAM. Каждая выборка перед сохранением в буфер Result получит знак с расширением до 16 бит.

ADC останавливается запуском задачи STOP. Задача STOP завершит осуществляющуюся оцифровку. ADC сгенерирует событие STOPPED, когда остановит оцифровку. Если ADC уже остановлено, когда запущена задача STOP, то событие STOPPED все равно сгенерируется.

Рис. 4. Алгоритм работы ADC.

Если RESULT.PTR не указывает в область Data RAM, то транзакция EasyDMA может привести к ошибке HardFault или повреждению содержимого RAM. Для дополнительной информации по регионам памяти см. [3].

EasyDMA завершит доступ к RAM, когда будут сгенерированы события END или STOPPED.

Регистр RESULT.AMOUNT может быть прочитан после события END или события STOPPED, чтобы увидеть, сколько результатов было передано в буфер Result в результате запуска задачи START.

В режиме сканирования размер буфера Result должен быть достаточным, чтобы сохранить как минимум по одному результату на каждый разрешенный канал. Чтобы это обеспечить, значение RESULT.MAXCNT должно быть задано RESULT.MAXCNT >= "количество разрешенных каналов". См. выше секцию "Scan mode" для дополнительной информации по режиму сканирования.

[Резисторный делитель]

В ADC есть внутренняя цепочка резисторов на положительном и отрицательном входе, см. рис. 5. Эта цепочка управляется регистрами CH[n].CONFIG.RESP и CH[n].CONFIG.RESN.

Рис. 5. Цепочка резисторов на положительном входе (цепочка на отрицательном входе эквивалентная, просто управляется она RESN, а не RESP).

[Опорное напряжение]

ADC может использовать 2 разных источника опорного напряжения, управляемых полем REFSEL в регистре CH[n].CONFIG:

• Внутренний источник опорного напряжения.
• VDD в качестве опорного напряжения.

Внутренний источник опорного напряжения дает ядру ADC оцифровывать входные уровни в диапазоне ±0.6V. Опорное напряжение VDD дает входной диапазон ±VDD/4. Может использоваться блок усиления (gain) для изменения эффективного входного диапазона (input range) измерений для ADC.

Input range = (±0.6V или ±VDD/4) / Gain

Например, если в качестве опорного напряжения выбрано VDD, настроен недифференциальный вход (отрицательный вход заземлен внутри чипа), и усиления установлено 1/4, то входной диапазон будет следующий:

Input range = (VDD/4)/(1/4) = VDD

С внутренним источником опорного напряжения, недифференциальным входом и усилением 1/6 входной диапазон получится следующий:

Input range = (0.6V)/(1/6) = 3.6 V

На входах AIN0 .. AIN7 нельзя превышать уровень VDD, или делать его ниже земли VSS.

[Время захвата уровня]

Чтобы сделать выборку входного напряжения, ADC подключает ко входу конденсатор. Это традиционная техника выборки-хранения, применяемая для захвата измеряемого сигнала.

Рис. 6. Упрощенная схема формирования выборки входного сигнала для ADC.

Как это работает, показано на рис. 6. Время оцифровки t_ACQ показывает, как долго подключен конденсатор, см. описание поля TACQ в регистре CH[n].CONFIG. Требуемое время оцифровки зависит от сопротивления источника сигнала (Rsource). Для источника сигнала с высоким внутренним сопротивлением время оцифровки должно быть увеличено, см. таблицу 2.

Таблица 2. Время оцифровки. R_source это максимально допустимое источника сигнала для входной цепи ADC.

[Мониторинг выхода уровня на входе за установленные пределы]

Канал может быть сконфигурирован на генерацию события по мониторингу уровня путем конфигурирования регистра пределов CH[n].LIMIT.

Если результат преобразования выше, чем было задано в верхнем пределе (high limit), либо ниже, чем было задано в нижнем пределе (low limit), то сработает соответствующее событие.

Рис. 7. Пример мониторинга пределов канала 'n'.

Обратите внимание, что когда устанавливаются пределы, CH[n].LIMIT.HIGH должен быть всегда больше или равен CH[n].LIMIT.LOW. Другими словами, событие может сработать только когда оцифрованный входной сигнал вышел за определенные пределы. Невозможно инициировать событие, когда входной сигнал находится вне заданного диапазона, путем перестановки верхнего и нижнего пределов.

Всегда осуществляется сравнение пределов, нет необходимости это специально разрешать. Если для канала сравнение не требуется, то программа просто должна игнорировать соответствующие события. В этой ситуации значение регистров предела не имеет значения, так что не важно, меньше ли значение CH[n].LIMIT.LOW, чем CH[n].LIMIT.HIGH, или нет.

[Регистры ADC]

Таблица 3. Экземпляр ADC.

Таблица 4. Обзор регистров ADC.

...

[Электрические параметры ADC]

Примечания:

(1) Цифровой выходной код при 0V на дифференциальном входе.
(2) Когда t_ACQ 10 мкс или больше, и если активен DC/DC, то будет разрешено работать в режиме обновления (refresh mode), и если никаких других ресурсов не требуется, то будет использоваться высококачественный источник питания 1V3. Если t_ACQ меньше 10 мкс, и активен DC/DC, то режим обновления не разрешается, и будет сохраняться нормальный режим от момента запуска задачи START до события STOPPED. Таким образом в зависимости от t_ACQ и других требуемых ресурсов необходимо учитывать подходящий базовый ток.
(3) Не включает температурный дрейф.
(4) Максимальное усиление соответствует самой большой емкости.
(5) Дифференциальный режим, 12 бит разрешающая способность, усиление 1, время захвата по входу 3 мкс, кварц HFCLK, частота выборок 200 ksps.

Рис. 8. Модель входа SAADC (один канал).

Вычисление среднего тока SAADC для конкретного приложения основано на периоде выборки, времени преобразования t_CONV и времени выборки t_ACQ, и токов преобразования и ожидания (IADC,CONV и IADC,IDLE). Например, частота выборок 4 кГц дает период выборки 250 мкс. Тогда среднее потребление тока должно быть:

IAVERAGE = (t_CONV + t_ACQ) / 250 * IADC,CONV + ((250 - (t_CONV + t_ACQ)) / 250) * IADC,IDLE

Рис. 9. Интегральная нелинейность (INL) в зависимости от выходного кода.

Рис. 10. Динамическая нелинейность (INL) в зависимости от выходного кода.

Рис. 11. Быстрое преобразование Фурье (FFT) синусоидального сигнала 2.8 кГц с частотой выборок 200 ksps.

[Факторы, влияющие на производительность]

На параметры ADC (качество работы, или производительность) влияют джиттер тактов (от этого зависит точность тайминга выборок) и шумы схемы.

Джиттер может быть между задачами START, или от меняющегося интервала от задачи START до захвата уровня на входе. Точность таймера START и времени запуска регуляторов и источников опорных напряжений вносят свой вклад в изменение выходных значений ADC. Источниками шумов схемы могут быть активность CPU и регулятор DC/DC. Самые лучшие параметры ADC получаются при тайминге START на основе модуля TIMER, источнике тактов HFXO, и режиме постоянной задержки (Constant Latency mode).

[Ссылки]

1. SAADC Successive approximation analog-to-digital converter nRF52832 site:nordicsemi.com.
2. Bluetooth: аббревиатуры и термины.
3. Memory nRF52832 site:nordicsemi.com.
4. Улучшение оцифровки с помощью передискретизации и усреднения.
5. nRF52832: корпуса и цоколевка выводов.
6. nRF5x PPI: Programmable Peripheral Interconnect.
7. Порядок следования байт (endianness).