nRF51822 это система на кристалле (SoC), поддерживающая Bluetooth Low Energy (BLE) в диапазоне частот 2.4 ГГц.

nRF51822 идеально подходит для проприетарных беспроводных соединений с питанием от батарей. nRF51822 построен на основе 32-bit ARM® Cortex™-M0 CPU с 256/128 KB flash и 32/16 KB RAM. Гибкий радиотракт 2.4 ГГц поддерживает проприетарные протоколы BLE, такие как Gazell. В nRF51822 встроены аналоговые и цифровые периферийные устройства, которые могут взаимодействовать с внешним миром без участия CPU, что реализовано на основе подсистемы Peripheral Interconnect (PPI). Гибко настраиваемые GPIO позволяют подключать цифровые интерфейсы наподобие SPI Master/slave, TWI Master и UART к любой из 31 ножек GPIO. Полные комплекты стеков Bluetooth с низким энергопотреблением (BLE) для nRF51822 реализованы в серии S100 SoftDevices. БиблиотекаS100 серии SoftDevices доступны бесплатно и могут быть загружены и установлены на nRF51822 независимо от собственного кода приложения пользователя.

Примечание: расшифровку терминов и сокращений см. в словарике [3].

nRF51822 использует 32-разрядный ARM Cortex M0 MCU вместе с 256kB/128kB памяти FLASH, из которых 40kB-180kB можно использовать для разработки приложений. Плотность кода и скорость его выполнения значительно выше, чем у 8/16-битных платформ. Подсистема Peripheral Interconnect (PPI) предоставляет 16-канальную шину для прямого и автономного системных периферийных устройств без вмешательства CPU. Это дает предсказуемые времена задержки взаимодействия периферия-периферия и выгоду в экономии энергии, связанную с переводом CPU в режим ожидания (idle). У устройства есть 2 глобальных режима питания ON/OFF, однако все системные блоки и периферийные устройства имеют отдельное управление питанием, которое позволяет автоматически переключать режимы RUN/IDLE для блоков системы - в зависимости необходимости для них выполнять определенные задачи.

Радиоканал поддерживает BLE, и по радиообмену совместим с серий nRF24L устройств от Nordic Semiconductor. Выходная мощность масштабируется от максимума +4dBm до -20dBm шагами 4dB. Чувствительность повышена на каждом уровне, и в зависимости от скорости может составлять от -96 до -85dBm, с использованием BLE -93dBm.

Ключевые особенности nRF51822:

• Multiprotocol 2.4GHz radio
• 32-разрядный процессор ARM Cortex M0
• 256kB/128kB flash и 32kB/16kB RAM
• Предоставляются программные стеки, доступные для загрузки
• По ножкам обеспечивается совместимость с другими устройствами серии nRF51
• Разработка приложения не зависит от стека протоколов
• Полная совместимость по радиообмену с серией nRF24L
• Программируемая выходная мощность в диапазоне от +4dBm до -20dBm
• RSSI (индикатор уровня принимаемого сигнала)
• Стеки FIFO, отображенные на RAM, использующие EasyDMA
• Динамическая полезная нагрузка, передаваемая по радио, до 256 байт
• Гибко конфигурируемые 31 ножки GPIO
• Programmable Peripheral Interface – PPI (Peripheral Interconnect)
• Простые глобальные режимы включения/выключения питания
• Полный набор цифровых интерфейсов, включая SPI, 2-wire, UART
• 10-bit ADC
• 128-bit AES ECB/CCM/AAR сопроцессор
• Квадратурный демодулятор
• Недорогой внешний кварц 16MHz ± 40ppm
• Тактовые генераторы с низким потреблением энергии - кварцевый 16 МГц и RC-генератор
• Тактовые генераторы со сверхнизким потреблением энергии - кварцевый 32 кГц и RC-генератор
• Широкий диапазон напряжений питания (1.8V .. 3.6V)
• Встроенный преобразователь напряжения DC/DC
• Индивидуальное управление питанием для всех периферийных устройств
• Корпуса: 48-pin 6x6 QFN/WLCSP, Thin-CSP

Области применения:

• Приложения BLE
• Одежда
• Маяки
• Периферийные устройства компьютера (мышь, клавиатура, тачпад)
• Дистанционное управление TV, STB и другими медиасистемами
• Метки доступа и ключи
• Датчики для спорта и фитнесса
• Датчики контроля за здоровьем и стилем жизни
• Контроллеры для игр
• Электронные игры и радиоуправляемые игрушки
• Внутреннее промышленное управление и сбор данных
• Медицинское оборудование, средства мониторинга
• Брелки, наручные часы

Основные ресурсы:

Простая, быстрая и безопасная разработка кода. nRF51822 предоставляет разработчикам чистое разделение между кодом приложения и встроенными стеками протоколов. Это означает, что устраняются зависимости компиляции, линковки и времени выполнения со встроенным стеком, и связанные с этим проблемы устранения ошибок. Стек BLE это двоичная библиотека, доступная от компании Nordic Semiconductor. Код приложения, использующий эту библиотеку, компилируется отдельно. Интерфейс встроенного стека использует асинхронную, управляемую событиями модель вызовов, устраняющую необходимость применения фреймворков RTOS.

OTA DFU. nRF51822 поддерживает обновление прошивки по радио (Over The Air Device Firmware Upgrade, OTA-DFU). Это позволяет упрощенно обновлять программу приложения и SoftDevices прямо у заказчика.

Максимальное повторное использование и простая миграция. Устройства серии nRF51 совместимы друг с другом по выводам, что позволяет осуществлять миграцию между технологиями, такими как BLE и ANT, без изменения трассировки печатной платы. Общая аппаратная архитектура гарантирует, что базу наработанного кода можно повторно использовать по всему диапазону устройств серии nRF51. Варианты устройств серии nRF51 позволяют просто выбрать нужную микросхему по желаемому беспроводному протоколу и необходимому набору функций, с небольшими изменениями в коде или вообще без изменений.

SoftDevices. Стеки протоколов Nordic, также известные как SoftDevices, комплементарны чипам SoC серии nRF51. Все чипы серии nRF51 программируются стеками, доступными от компании Nordic Semiconductor. Это дает максимум гибкости для разработки приложения, и позволяет программировать последнюю версию стека в SoC-чипы серии nRF51 (см. стек S130, Bluetooth low energy concurrent central/peripheral/observer/broadcaster stack).

Средства разработки. Nordic Semiconductor предоставляет полный диапазон оборудования и программных инструментов для устройств серии nRF51.

Рис. 1. Блок-схема чипа nRF51822.

[Цоколевка и назначение выводов корпуса QFN48]

Рис. 2. Расположение выводов на корпусе QFN48, вид сверху.

Примечание: VV = код варианта, HP = код сборки, YYWWLL = код трекинга. Дополнительную информацию см. далее в таблице 74 в разделе "Диапазоны и значения кодов". В этом переводе приведена цоколевка только для корпуса QFN48, как самого популярного и удобного для самостоятельной пайки. Цоколевку других вариантов корпусов см. в даташитах а сайте Nordic Semiconductor [1].

Таблица 2. Описание функций выводов корпуса QFN48.

Легенда столбца "Функция":

AI аналоговый вход (Analog input).
AO аналоговый выход (Analog output).
I цифровой вход (Digital input).
IO цифровой ввод/вывод (Digital I/O).
P питание (Power).
PO выход источника питания (Power output).
RF вывод для подключения антенны.

Примечание (1): металлическая контактная площадка на донышке корпуса QFN48 (exposed center pad) для правильного функционирования должна быть соединена с землей.

[Системные блоки nRF51822]

На кристалле содержатся функции системного уровня, общие для всех устройств серии nRF51. Они включают управление тактированием (clock control), управление питанием power and reset, interrupt system, Programmable Peripheral Interconnect (PPI), сторожевой таймер (watchdog) и ножки портов ввода/вывода общего назначения (GPIO).

У системных блоков имеется регистровый интерфейс и назначенные вектора прерываний, привязанные к адресному пространству устройства. Системные блоки, их соответствующие ID (соответствующие векторам прерываний) и базовые адреса можно найти далее в таблице 18. Подробное функциональное описание, опции конфигурации и регистровый интерфейс можно найти в документации [2].

CPU. Устройства серии nRF51 основаны на ядре ARM® Cortex™-M0 CPU с 16-разрядным набором инструкций и 32-разрядными расширениями (технология Thumb-2®), что обеспечивает высокую плотность кода с низким расходом памяти на программируемые функции. С использованием 32-разрядного умножителя, выполняющего операцию за 1 такт, 3-каскадного конвейера, и контроллера вложенных прерываний (Nested Vector Interrupt Controller, NVIC), выполнение программ на ARM Cortex-M0 CPU упрощается и показывает высокую эффективность.

Для M0 CPU также доступен стандартный программный комплекс библиотек абстракции от оборудования (ARM Cortex Microcontroller Software Interface Standard, CMSIS). Сохраняется прямая совместимость с устройствами на основе ядра ARM Cortex M3.

Память. Все области памяти и регистры отображены на общее адресное пространство, что можно увидеть на карте памяти рис. 5. Устройства серии nRF51 используют для кода программ память на основе технологии flash, с регионами FICR и UICR. Регион RAM это ОЗУ с быстрым доступом без латентности (SRAM).

Рис. 5. Карта памяти чипа серии nRF51.

Встроенная память flash, предназначенная для кода и статических данных, может программироваться через подпрограммы IAP (In Application Programming, IAP), из RAM через интерфейс отладки SWD, или прямо на рабочей системе из кода программы приложения. Контроллер энергонезависимой памяти NVMC (Non-Volatile Memory Controller) используется для операций программирования/стирания. Регионы памяти flash могут быть защищены от чтения, записи и стирания с помощью блока защиты памяти MPU (Memory Protection Unit). Регистр конфигурационной информации пользователя UICR (User Information Configuration Register) содержит байт блокировки (lock byte), позволяющий активировать защиту от чтения (readback protection) для секретной частной информации (IP). Индивидуальная защита блоков, управляемая регистрами, может быть очищена только сбросом чипа.

Таблица 4. Организация области flash.

Организация RAM. Область ОЗУ (RAM) поделена на блоки, чтобы можно было гибко управлять энергопотребле7нием с помощью POWER System Block. Каждый блок RAM поделен на 2 секции по 4 килобайта, с отдельными подчиненными устройствами шины (RAM AHB slaves). Подробности см. в руководстве [2].

Таблица 5. Организация RAM.

Для достижения наилучшей производительности рекомендуется следующий метод использования RAM AHB slaves (обратите внимание, что блок Crypto состоит из модулей CCM, ECB и AAR):

• Если буферы Radio и Crypto по размеру вместе превышают размер одной секции RAM, то эти буферы должны быть разделены по памяти так, чтобы буфер Radio был в одной секции RAM, и буфер Crypto в другой.
• Секции RAM, используемые для CODE, не должны комбинироваться с секциями Radio, Crypto или SPI.
• Стек (Stack) и куча (Heap) должны быть помещены на вершину секции, и не должны комбинироваться с секциями, которые используются для Radio, Crypto или SPI.

Таблицы 6 и 7 показывают, как выделяется память под разные функции, распределенные между секциями RAM для параллельного доступа. Представлены таблицы для вариантов чипов с 16 или 32 килобайтами RAM.

Таблица 6. Варианты с 16 килобайтами RAM.

Таблица 7. Варианты с 32 килобайтами RAM.

MPU. Блок защиты памяти (Memory Protection Unit) может быть сконфигурирован для защиты всей flash-памяти устройства от чтения, или для защиты блоков flash от перезаписи или от стирания.

Таблица 8. Блоки MPU flash.

[Управление питанием (POWER)]

nRF51 поддерживает 3 разных альтернативных способа организации питания:

• Настройка внутреннего стабилизатора LDO.
• Настройка преобразователя DC/DC.
• Настройка режима пониженного напряжения питания.

Информацию о диапазонах напряжений питания для этих разных альтернатив см. в таблице 20 далее. Также см. далее раздел "Рекомендации по разработке" для получения подробностей по схемотехнике для различных альтернативных способов организации питания.

Настройка внутреннего стабилизатора LDO. Когда используется внутренний линейный стабилизатор с низким падением напряжения на регулирующем элементе (Low Drop Out, LDO), преобразователь DC/DC запрещается, и питание системы генерируется непосредственно из напряжения питания VDD. Этот режим может использоваться только в качестве опции, или в комбинации с настройкой преобразователя DC/DC.

Настройка преобразователя DC/DC. Импульсный встроенный преобразователь напряжения (nRF51 DC/DC buck converter) преобразует напряжение батареи в пониженное напряжение с минимальными потерями. Выходное преобразованное напряжение становится доступным для подачи на вход линейного регулятора LDO. Преобразователь DC/DC может быть запрещен, когда напряжение питания падает ниже предела напряжения, при котором для питания уже может использоваться LDO. Когда преобразователь DC/DC разрешен, то его работа автоматически приостанавливается между событиями радиообмена, когда от регулятора требуется только небольшой внутренний ток.

Эта функция в частности полезна для приложений с батарейным питанием, когда номинальное напряжение батареи выше, чем минимально необходимое напряжение для разрешения работы преобразователя DC/DC. Понижение уровня напряжения питания с помощью преобразователя DC-DC снижает пиковую нагрузку по току для батареи. При использовании с литиевой батарейки-таблетки на 3V пиковый ток потребления снижается приблизительно на 25%.

Настройка режима пониженного напряжения питания. Устройства могут использоваться в режиме пониженного напряжения питания, когда доступно внешнее стабилизированное напряжение 1.8V.

[Управление питанием]

Система управления питанием позволяет гибко настраивать потребление энергии от таких блоков, как CPU, радиотрансивер и периферийные устройства. У периферийных устройств имеется индивидуальное управление состоянием питания, в дополнение к глобальным режима включения и выключения системы (System ON и System OFF). В режиме System OFF содержимое RAM может сохраняться, и состояние устройства может быть изменено на System ON сигналом сброса (Reset), сигналом GPIO DETECT, или сигналом LPCOMP ANADETECT. В режиме System ON все функциональные блоки будут независимо друг от друга в режиме IDLE или RUN, в зависимости от необходимого функционала.

Ниже перечислены функции управления.

• Аппаратный супервизор управляет:
   - сбросом при включении питания (Power on reset, POR)
   - сбросом при провале напряжения питания (Brownout reset)
   - компаратором отказа питания

• Устройство имеет режимы System ON и System OFF

• Пробуждение из режима System OFF:
   - от сброса (Reset)
   - от сигнала GPIO DETECT
   - от сигнала LPCOMP ANADETECT

• Режимы RUN/IDLE для функциональных блоков

• Сохранение данных RAM в режиме System OFF (блоками по 8 килобайт)
   - у версий 16 kB есть 2 блока
   - у версий 32 kB есть 4 блока

Режим System OFF. В этом режиме микросхема потребляет меньше всего энергии от источника питания. Функционал ядра системы выключен, и все выполняющиеся задачи прерываются. Может быть оставлен только то функционал, который отвечает за работу механизма пробуждения по изменению уровня на выводах (pin wake-up).

Один или несколько блоков RAM могут быть настроены на сохранение своих данных в режим System OFF.

Режим System ON. В режиме system ON системе доступен полный функционал и CPU, и выбранных периферийных устройств. Выбранные периферийные устройства могут быть приведены в состояние, в котором они работоспособны, и более или менее реагируют на события в зависимости от выбранного дополнительного режима энергопотребления (sub-power mode).

Существует 2 режима sub-power:
   • Low Power (низкое энергопотребление)
   • Constant Latency (постоянная задержка)

Low Power. В этом режиме система автоматического управления питанием оптимизирует потребление энергии. Это делается путем максимально возможного отключения питания системы. Плата за пониженное потребление в этом режиме - не прогнозируемая, изменяющаяся задержка пробуждения CPU и задержка ответа на PPI task.

На задержку пробуждения CPU (wakeup latency) влияет время запуска регулятора 1V7. Ответ на PPI task будет меняться в зависимости от требуемых ресурсов для периферийного устройства, откуда поступила задача.

К числу ресурсов, которые могут быть задействованы, относятся:

• Регулятор 1V7 с временем запуска t1V7
• Регулятор 1V2 с временем запуска t1V2
• Один из следующих источников тактирования
   - RC16 в временем запуска tSTART,RC16
   - XO16M/XO32M с временем запуска системы управления тактированием tXO(1)

Примечание (1): для источников тактов XO16M и XO32M подразумевается, что кварцевый генератор уже работает (standby). Это увеличивает потребление энергии в режиме сна (sleep mode) на ISTBY,X16M / ISTBY,X32M.

Constant Latency. В режиме постоянной задержки система оптимизирована таким образом, чтобы латентность CPU и ответ на PPI task были постоянными и минимальными. Это обеспечивается принудительным включением определенного набора базовых ресурсов в неактивном режиме. Плата за прогнозируемую минимальную латентность - система будет потреблять больше энергии.

При этом в режиме сна удерживаются активными следующие ресурсы:

• Регулятор 1V7 с током standby I1V7
• Регулятор 1V2. Здесь потребление тока задается в комбинации источником тактирования.
• Один из следующих источников тактирования:
   - RC16 с током standby I1V2RC16
   - XO16M с током standby I1V2XO16
   - XO32M с током standby I1V2XO32

[Programmable Peripheral Interconnect (PPI)]

Блок программируемых соединений между периферийными устройствами (Programmable Peripheral Interconnect, PPI) дает возможность взаимодействия между периферийными устройствами без участия CPU. Взаимодействие периферийных устройств друг с другом осуществляется на основе задач (tasks) и событий (events). PPI позволяет точно синхронизировать периферийные устройства, когда для приложения существуют ограничения реального времени, и устраняется необходимость активности CPU для реализации поведения, которое может быть предварительно задано с использованием PPI.

Таблица 9. Свойства PPI.

В дополнение к полностью программируемым соединениям между периферийными устройствами, подсистема PPI имеет набор каналов, в которых конечные точки событий (EEP) и задач (TEP) устанавливаются аппаратными средствами. Эти фиксированные каналы можно индивидуально разрешить, запретить, или добавить к группам каналов PPI таким же способом, как и обычные каналы PPI. Для дополнительно информации см. руководство [2].

Таблица 10. Предварительно запрограммированные каналы PPI.

[Управление тактированием (CLOCK)]

Продвинутая система управления тактированием в качестве опорных тактов может получить сигнал от внутренних или внешних генераторов, высокочастотных и низкочастотных, и передавать тактовые частоты на модули микросхемы в соответствии с их индивидуальными требованиями. Это предотвращает большое дерево генерации тактов от чрезмерной активности и способствует оптимизации энергопотребления системы в целом, с минимизацией потребляемой мощности, когда не активны системные модули, которые нуждаются в тактовой частоте.

Если приложение разрешает модуль, которому нужна опорная тактовая частота без запуска соответствующего генератора, то система управления тактированием автоматически разрешит опцию RC-генератора и предоставит такты. Когда модуль перейдет обратно в состояние ожидания (idle), система управления тактированием автоматически переведет генератор в состояние ожидания (idle). Чтобы избежать задержек из-за старта имеющегося генератора, или если требуется определенный генератор, то приложение может отменить автоматическое управление генератором, чтобы сохранить генераторы в активном состоянии, когда ни одному системному модулю не требуется тактовая частота.

Тактовые частоты доступны только в режиме System ON, и они могут генерироваться из источников, перечисленных в таблице 11.

Таблица 11. Свойства тактирования.

Примечания:

(1) Для работы радиотракта должен использоваться внешний кварц.
(2) Для обоих возможных вариантов кварца 16 и 32 МГц частота HFCLK будет 16 МГц.
(3) См. руководство [2] для дополнительной информации по внешней опорной тактовой частоте.

Рис. 6. Управление тактированием.

Кварцевый генератор 16/32 МГц. Этот генератор может работать от внешнего кварца либо на 16, либо на 32 МГц. Однако тактовая частота системы всегда 16 МГц, подробнее см. руководство [2]. Кварцевый генератор разработан для использования вместе с кварцевыми резонаторами со срезом AT-типа в режиме параллельного резонанса. Для достижения корректной частоты генерации нагрузочная емкость должна соответствовать спецификации на даташит кварца. На рис. 7 показано, как кварц подключается к ножкам 16/32 МГц кварцевого генератора.

Рис. 7. Схеиа кварцевого генератора 16/32 МГц.

Емкость нагрузки (CL) это общая емкость, которая присутствует на выводах кварца, и её можно рассчитать по формуле:

      (C1' * C2')
CL = -------------
      (C1' + C2')

C1’ = C1 + C_pcb1 + C_pin
C2’ = C2 + C_pcb2 + C_pin

C1 и C2 это керамические конденсаторы SMD, подключенные между каждым выводом кварца и землей. C_pcb1 и C_pcb2 это паразитные емкости печатной платы. C_pin это входная емкость выводов XC1 и XC2 корпуса микросхемы, см. таблицу 22 (16 МГц) и таблицу 23 (32 МГц). У нагрузочных конденсаторов C1 и C2 должна быть одинаковая емкость. См. главу "Рекомендации по разработке" для значения емкости, используемой в качестве C_pcb1 и C_pcb2 на образцовой схеме.

Для надежного функционирования емкость нагрузки кварца, шунтирующая емкость, эквивалентное последовательное сопротивление ESR (RS,X16M/RS,X32M) и уровень сигнала должен соответствовать спецификациям в таблице 22 (16 МГц) и таблице 23 (32 МГц). Рекомендуется использовать кварц со значением ESR меньшим, чем максимальное RS,X16M/RS,X32M, если высока емкость нагрузки и/или емкость шунтирования. Это даст ускоренный старт и меньшее энергопотребление. Низкая емкость нагрузки уменьшит как время запуска генератора, так и ток потребления.

Кварцевый генератор 32.768 кГц. Этот генератор разработан для использования с кварцем в режиме параллельного резонанса. Для достижения корректной частоты генерации нагрузочная емкость должна соответствовать спецификации на даташит кварца. На рис. 8 показано, как кварц подключается к ножкам 32.768 кГц кварцевого генератора.

Рис. 8. Схема кварцевого генератора 32.768 кГц.

Емкость нагрузки (CL) это общая емкость, которая присутствует на выводах кварца, и её можно рассчитать по формуле:

      (C1' * C2')
CL = -------------
      (C1' + C2')

C1’ = C1 + C_pcb1 + C_pin
C2’ = C2 + C_pcb2 + C_pin

C1 и C2 это керамические конденсаторы SMD, подключенные между каждым выводом кварца и землей. C_pcb1 и C_pcb2 это паразитные емкости печатной платы. C_pin это входная емкость выводов XC1 и XC2 корпуса микросхемы, см. далее секцию "Кварцевый генератор 32.768 кГц" и таблицу 25. Конденсаторы нагрузки C1 и C2 должны быть одинаковой емкости. См. главу "Рекомендации по разработке" для значения емкости, используемой в качестве C_pcb1 и C_pcb2 на образцовой схеме.

RC-генератор 32.768 кГц. Этот низкочастотный генератор может использоваться как альтернатива кварцевому генератору 32.768 кГц. У RC-генератора точности частоты меньше чем ± 250 ppm при стабильной температуре окружающей среды, или когда выполняется периодическая калибровка при изменении температуры. Для RC-генератора 32.768 кГц не нужны никакие внешние компоненты.

Синтезированные такты 32.768 кГц. Такты низкой частоты могут быть синтезированы из тактов высокой частоты. Это дает экономию на на низкочастотном кварце, однако повышает среднее энергопотребление, поскольку должен быть активен высокочастотный источник тактов.

[GPIO]

Порты ввода/вывода общего назначения (general purpose I/O, GPIO) организованы как один порт с количеством ножек до 32 (в зависимости от корпуса). Через этот порт можно управлять состоянием и/или считывать логический уровень любой из 32 ножек. К каждой ножке GPIO можно получить доступ индивидуально со следующими конфигурируемыми функциями:

• Направление на ввод или на вывод.
• Нагрузочная способность выхода.
• Подключение верхних (pull-up) и нижних (pull-down) подтягивающих резисторов.
• Пробуждение по высокому или низкому уровню на всех ножках.
• Срабатывание прерывания по изменению уровня на всех ножках.
• Все ножки можно использовать для task/event подсистемы PPI. Максимальное количество ножек, к которым можно подключиться через PPI одновременно, ограничено количеством каналов GPIOTE.
• Все ножки могут быть индивидуально сконфигурированы для сигналов последовательного интерфейса или квадратурного демодулятора.

Поддержка отладчика. Предоставляются 2 выделенные ножки для интерфейса Serial Wire Debug (SWD) как часть порта отладки (Debug Access Port, DAP). Это дает гибкий и мощный механизм для не разрушающей отладки кода программы. Поддерживаются точки останова и пошаговое выполнение инструкций.

[Периферийные устройства]

У блоков периферийных устройств есть регистровый интерфейс и/или вектор прерывания, который создается один или большее количество раз в адресном пространстве устройства. Экземпляры, соответствующие ID (для тех периферийных устройств, у которых есть векторы прерывания), и базовый адрес функций находятся в таблице 18. Подробное функциональное описание, опции конфигурации и регистровый интерфейс можно найти в руководстве [2].

Радиотракт 2.4 GHz (RADIO). В устройствах серии nRF51 есть 2.4 ГГц RF-трансивер, разработанный и оптимизированный для работы в общепринятом мировом диапазоне частот ISM от 2.400 до 2.4835 ГГц. Режимы модуляции сигнала и конфигурируемая структура пакета позволяют реализовать обмен по протоколам Bluetooth® low energy (BLE), ANT™, Enhanced ShockBurst™ и другим реализациям протокола 2.4 ГГц.

Трансивер принимает и передает данные напрямую в системную память и из неё, обеспечивая гибкое и эффективное управление пакетами данных. У трансивера серии nRF51 есть следующие возможности:

• Основные функции модуляции
   - модуляция GFSK
   - "Выбеливание" данных (data whitening)
   - скорость радиообмена 250 kbps, 1 Mbps, 2 Mbps.
• Мощность передатчика программируется в диапазоне от +4 dBm до -20 dBm, с шагом 4 dB
• "Шепчущий" режим передатчика (whisper mode) с уровнем мощности -30 dBm
• Функция RSSI (с разрешающей способностью 1 dB)
• Приемник с интегрированными канальными фильтрами, с максимальной чувствительностью:
   - -96 dBm на скорости 250 kbps
   - -93 dBm на скорости 1 Mbps BLE
   - -90 dBm на скорости 1 Mbps
   - -85 dBm на скорости 2 Mbps
• Синтезатор RF
   - Разрешающая способность по программируемой частоте 1 МГц
   - Интервал между каналами 1 МГц без наложения каналов на скоростях 1 Mbps и 250 kbps
   - Интервал между каналами 2 МГц без наложения каналов на скорости 2 Mbps
   - Работает с недорогими кварцами ± 60 ppm 16 МГц
• Контроллер основной полосы частот
   - Перемещение пакетов RX и TX с помощью EasyDMA напрямую в RAM и из неё
   - Динамическая длина полезной нагрузки
   - Сборка/разборка пакетов на лету, и шифрование полезной нагрузки AES CCM
   - Проверка целостности данных с помощью 8 бит, 16 бит и 24 бит CRC (полином и начальное значение программируются)

Примечание: EasyDMA это встроенная реализация DMA, не требующая настройки для получения гибкого управления данными, и не требующая от CPU операций копирования в память RAM и из неё.

Таймеры/счетчики (TIMER). Таймер/счетчик работает от высокочастотного источника тактов (HFCLK) и включает в себя 4-разрядный прескалер (1/2^X), который может делить частоту HFCLK.

TIMER начнет запрашивать режим 1 МГц HFCLK для значений прескалера, которые дают f_TIMER меньше или равную 1 МГц. Если модуль таймера является единственным модулем, запрашивающим HFCLK, то система автоматически переключается в режим 1 МГц, что приводит к снижению потребления тока. См. параметры I_1v2XO16,1M, I_1v2XO32,1M, I_1v2RC16,1M в таблице 32 и I_{TIMER0/1/2,1M} в таблице 52.

Функции task/event и прерывания делают возможным использование подсистемы PPI для задач формирования интервалов времени и подсчета событий между любыми периферийными устройствами системы, включая любую ножку GPIO устройства. Подсистема PPI также разрешает функциям TIMER task/event генерировать периодические выходные сигналы ШИМ (PWM) на любой ножке GPIO. Количество одновременно используемых входов/выходов ограничено количеством каналов GPIOTE.

Таблица 12. Свойства таймеров/счетчиков.

Real Time Counter (RTC). Модуль счетчика реального времени (Real Time Counter, RTC) предоставляет традиционный таймер с низким потреблением энергии, работающий от тактов низкой частоты (LFCLK). RTC содержит 24-разрядный счетчик COUNTER, 12-разрядный прескалер (1/X), регистры захвата/сравнения (capture/compare) и генератор события тика для энергоэффективной tickless-реализации RTOS.

Таблица 13. Свойства RTC.

AES Electronic Codebook Mode Encryption (ECB). Блок ECB поддерживает шифрование 128 бит AES. Он может использоваться для таких криптографических функций, как генерация хеша, цифровой подписи, генерация потока ключа для шифрования/дешифровки данных. Шифрование ECB использует EasyDMA для доступа к системному RAM для операций по месту над открытым и зашифрованным текстом.

AES CCM Mode Encryption (CCM). Режим Cipher Block Chaining - Message Authentication Code (CCM) это алгоритм обеспечения аутентификации и конфиденциальности во время передачи данных. CCM комбинирует шифрование в режиме счетчика (combines counter mode encryption) и аутентификацию CBC-MAC.

Примечание: CCM-терминология "Message Authentication Code (MAC)" в терминологии Bluetooth называется "Message Integrity Check (MIC)", и этот перевод документа [1], и руководство [2] соответствуют терминологии Bluetooth.

Блок CCM в одной операции генерирует зашифрованный поток ключа (encrypted keystream), применяет его ко входным данным операцией XOR, и генерирует 4-байтное поле MIC. CCM и радиоканал могут быть сконфигурированы для синхронной совместной работы, как это описано в руководстве [2]. CCM будет шифровать данные для передачи и дешифровать их после прима в памяти при обмене с блоком Radio. Все операции могут быть завершены во время приема или передачи пакета.

CCM в этом устройстве реализован в соответствии с требованиями Bluetooth. Применяемый алгоритм определен в стандарте IETF RFC3610, и зависит от системы блочного шифрования AES-128. Описание алгоритма CCM также можно найти в NIST Special Publication 800-38C [4]. Bluetooth Core Specification v4.0 [5] описывает конфигурацию блоков режима счетчика и блоки шифрования для реализации совместимого для BLE шифрования.

Блок CCM использует EasyDMA для загрузки ключа, блоков режима счетчика (включая требуемый нонс), и читает/записывает чистый текст и зашифрованный текст.

Accelerated Address Resolver (AAR). Ускоритель разрешения адреса (Accelerated Address Resolver) это функция подержки криптографии для реализации "Resolvable Private Address Resolution Procedure", описанной в Bluetooth Core Specification v4.1. "Resolvable Private Address Generation" должна достигаться с использованием ECB, и не поддерживается со стороны AAR. Эта процедура позволяет двум устройствам, которые используют общий секретный ключ, генерировать и распознавать hash на основе их собственных адресов устройства.

Блок AAR позволяет выполнять в реальном времени разрешение адреса на приходящих пакетах, когда это сконфигурировано в соответствии с описанием в руководстве [2]. Это дает возможность реализовать в реальном времени фильтрацию пакетов (по белому списку, "whitelisting") используя список известных общих секретов (Identity Resolving Keys, IRK в технологии Bluetooth).

Таблица 14. Свойства AAR.

Генератор случайных чисел (RNG). Random Number Generator (RNG) генерирует не детерминантные случайные числа, формируемые на основе температурного шума, что подходит для использования в криптографии. RNG не требует начальной инициализации (seed value).

Watchdog Timer (WDT). Сторожевой таймер со счетчиком, считающим вниз, использует низкую тактовую частоту (low-frequency clock source, LFCLK), и предоставляет конфигурируемую и надежную защиту от зависания приложения. Сторожевой таймер может быть поставлен на паузу во время длительных интервалов сна CPU в приложениях с низким потреблением энергии, и когда отладчик приостанавливает CPU.

Датчик температуры (TEMP). Сенсор измеряет температуру кристалла в рабочем диапазоне с разрешающей способностью 0.25°C.

Serial Peripheral Interface (SPI/SPIS). Интерфейсы SPI выполняют полнодуплексный синхронный обмен данными между устройствами. Поддерживается быстрая трехпроводная (SCK, MISO, MOSI) двунаправленная шина последовательной передачи данных. SPI Master может обмениваться данными с несколькими подчиненными устройствами (slave), используя для них индивидуальные сигналы выборки (chip select). Управление этими сигналами осуществляется программно, из кода приложения, через ножки портов GPIO. SPI Master использует ввод/вывод данных с двойной буферизацией. SPI Slave включает поддержку EasyDMA для перемещения данных в память RAM и из неё, данные могут передаваться даже когда CPU находится в состоянии ожидания (IDLE).

Ножки GPIO, используемые для каждого интерфейса, могут быть выбраны произвольно, и сконфигурированы независимо друг от друга. Это дает большую гибкость для разводки печатной платы устройства и маршрутизации сигналов.

Периферийное устройство SPI поддерживает режимы SPI 0, 1, 2 и 3 (см. [6]).

Таблица 15. Свойства SPI.

Чтобы можно было применить скорость 4 Mbps для SPIS, для него необходимо использовать специальную секцию RAM. Построение секций RAM описано выше в секции "Организация RAM", см. также таблицу 5. Если другие периферийные устройства, не SPIS, используют определенную секцию RAM, то можно использовать только скорость 2 Mbps.

TWI. Двухпроводный последовательный интерфейс (two-wire interface, TWI) может обмениваться данными в обоих направлениях сигналами SCL, SDA. Этот протокол позволяет подключить до 127 индивидуально адресуемых устройств. Интерфейс может растягивать импульсы тактов (на этом принципе может быть реализовано управление потоком), и поддерживает стандартные скорости 100 kbps и 400 kbps.

Ножки GPIO, используемые для интерфейса TWI, могут быть выбраны произвольно, и сконфигурированы независимо друг от друга. Это дает большую гибкость для разводки печатной платы устройства и маршрутизации сигналов.

Таблица 16. Свойства TWI.

UART. Универсальный асинхронный приемник и передатчик (Universal Asynchronous Receiver/Transmitter, UART) предоставляет быстрый, полнодуплексный, асинхронный последовательный обмен со встроенной поддержкой аппаратного управления потоком (CTS, RTS), со скоростью 1 Mbps. Также поддерживается контроль четности.

Ножки GPIO, используемые для каждого интерфейса UART, могут быть выбраны произвольно, и сконфигурированы независимо друг от друга. Это дает большую гибкость для разводки печатной платы устройства и маршрутизации сигналов.

QDEC. Квадратурный декодер предоставляет буферизированное декодирование сигналов сенсоров. Это можно использовать для механических и оптических датчиков, с опциональным выходным сигналом светодиода LED и входными антидребезговыми фильтрами. Период выборки и накопление конфигурируется для соответствия требованиям приложения.

ADC. 10-разрядный инкрементальный аналого-цифровой преобразователь (Analog to Digital Converter, ADC) позволяет оцифровывать до 8 внешних сигналов через встроенный мультиплексор. У ADC конфигурируется вход, прескалер опоры и разрешающая способность (8, 9 и 10 бит).

Примечание: модуль ADC использует те же самые аналоговые входы, что и модуль LPCOMP (AIN0 - AIN7 и AREF0 - AREF1). Только один из этих модулей может быть разрешен в одно и то же время.

Блоки GPIO Task Event (GPIOTE). Блок GPIOTE позволяет ножкам GPIO порта 0 генерировать события (events) по изменению состояния вывода, что можно использовать для передачи задач (tasks) через подсистему PPI. Ножки GPIO с помощью подсистемы PPI также могут менять свое состояния при системных событиях. Детектирование низкого напряжения питания состояния вывода порта 0 возможно в состояниях System ON или System OFF.

Таблица 17. Свойства GPIOTE.

Low Power Comparator (LPCOMP). В состоянии System ON этот блок может генерировать отдельные события по нарастанию и спаду уровня сигнала, или делать выборку текущего состояния вывода - находится ли он выше или ниже порога. Этот блок можно сконфигурировать для использования любого аналогового входа устройства. Дополнительно LPCOMP может использоваться для как аналоговый источник пробуждения из состояния System OFF или System ON. Порог компаратора может программироваться в диапазоне долей напряжения питания.

Примечание: модуль LPCOMP использует те же самые аналоговые входы, что и модуль ADC (AIN0 - AIN7 и AREF0 - AREF1). Только один из этих модулей может быть разрешен в одно и то же время.

[Таблица адресов периферийных устройств]

В таблице ниже показано отображение на адресное пространство внутренних периферийных устройств чипа.

Таблица 18. Адреса блоков периферийных устройств.

Примечание: в столбце ID недоступность идентификатора обозначена как NA (Not Available).

[Электрические параметры]

В этой части документации содержаться электрические спецификации для интерфейсов устройства и периферии, включая параметры радиотракта и потребление тока.

Таблица 21. Определения уровней тестов.

[Параметры управления питанием]

Таблица 28. Компаратор отказа питания.

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

Таблица 29. Ножка сброса.

Примечания:

(1) Уровень на ножке SWDCLK во время сброса должен удерживаться в лог. 0.
(2) Бит 0 регистра RESET в модуле управления питания должен быть установлен в 1, чтобы разрешить сброс во время отладки.
(3) TL означает Test Level, уровень теста (см. таблицу 21).

Время сброса по питанию (power on reset time, t_POR) это время от момента, когда начинает нарастать напряжение питания до момента, когда устройство выходит из состояния сброса и запускается CPU. Это время увеличивается вместе с временем нарастания напряжения питания от 0V до VDD. Таблица 30 дает время t_POR для некоторого количества времен нарастания напряжения питания, смоделировано с линейным нарастанием от 0V до VDD в диапазоне напряжения питания от 1.8V до 3.6V.

Таблица 30. Время включения после сброса (Power On Reset, POR).

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

Данные на рис. 10 и в таблице 31 показывают измеренные данные t_POR. Измерения были получены на образцовой схеме, показанной во врезке "Схемы образцового дизайна", в схеме QFAA QFN48 с настроенным внутренним LDO, с указанными напряжением питания и температурой окружающей среды.

Рис. 10. Время включения после сброса (тест уровня 2, см. таблицу 21).

Таблица 31. Время нарастания напряжения питания при выборочных напряжениях для измеренных данных, показанных на рис. 10.

Таблица 32. Параметры системы управления питанием.

Примечания:

(1) Добавляется 1 мкА к значению тока, если устройство использует режим пониженного напряжения (Low voltage mode).
(2) Это число включает ток, используемый автоматизированной системой управления питанием и тактированием.
(3) Подробную информацию по режиму 1 МГц см. выше секцию "Таймеры/счетчики (TIMER)".
(4) FDCDC будет меняться в зависимости от VDD и потребления тока внутреннего радиотракта (IDD). Для метода вычисления IDD,DCDC обратитесь к руководству [2] версии v3.0 или более поздней. См. рис. 11 для графика коэффициента преобразования DC/DC.
(5) TL означает Test Level, уровень теста (см. таблицу 21).

[Блоки периферийных устройств: требования к ресурсам]

Таблица 33. Требования к тактированию и питанию для разных блоков.

Примечание (1): HFCLK должен быть одним из следующих тактовых сигналов: RC16M, XO16M или XO32M.

CPU

Таблица 34. Спецификации CPU.

Примечания:

(1) Включает CPU, flash, 1V2, 1V7, RC16M.
(2) Включает CPU, RAM, 1V2, RC16M.
(3) Или t1V2, если регулятор 1V2 еще не запущен.
(4) TL означает Test Level, уровень теста (см. таблицу 21).

RF-трансивер

Таблица 35. Основные характеристики радиотракта.

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

Таблица 36. Ток потребления радиотракта с запрещенным преобразователем DC/DC (NOC, VDD = 3V).

Примечания:

(1) Допустимо для скоростей передачи 250 kbps, 1 Mbps и 2 Mbps.
(2) Среднее потребление тока (при выходной мощности TX 0 dBm) для времени запуска TX (130 мкс), и когда изменяется режим с RX на TX (130 мкс).
(3) Среднее потребление тока для запуска RX (130 мкс), и когда меняется режим с TX на RX (130 мкс).
(4) TL означает Test Level, уровень теста (см. таблицу 21).

Таблица 37. Ток потребления радиотракта с разрешенным преобразователем DC/DC (NOC, VDD = 3V).

Примечания:

(1) Допустимо для скоростей передачи 250 kbps, 1 Mbps и 2 Mbps.
(2) TL означает Test Level, уровень теста (см. таблицу 21).

Рис. 11. Коэффициент преобразования DC/DC как функция от VDD.

См. главу "Power management" в руководстве [2] о том, как использовать коэффициент преобразования DC/DC, чтобы вычислить реальное потребление энергии.

Таблица 38. Параметры передатчика.

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

Таблица 39. Параметры приемника.

Примечания:

(1) Как определено в Bluetooth Core Specification v4.0 Volume 6: Core System Package (Low Energy Controller Volume).
(2) Желаемый уровень сигнала на PIN = -67 dBm. Используется один сигнал помехи с такой же модуляцией, как и желаемого сигнала. Представлена входная мощность помехи, когда чувствительность равна BER = 0.1%.
(3) Желаемый уровень сигнала на PIN = -64 dBm. Используются 2 сигнала помехи, эквивалентной входной мощности. Один из сигналов помехи, ближний по частоте, не модулирован, другой сигал помехи модулирован так же, как и желаемый сигнал. Представлена входная мощность помех, когда чувствительность равна BER = 0.1%.
(4) TL означает Test Level, уровень теста (см. таблицу 21).

Таблица 40. Интервалы времени радиотракта.

Таблица 41. Требования к цепи согласования антенны (оптимальный дифференциальный импеданс нагрузки).

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

Таблица 42. Параметры RSSI.

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

Таблица 43. Параметры UART.

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

SPI Slave (SPIS)

Таблица 44. Параметры SPIS (SPI Slave, подчиненное устройство SPI).

Примечания:

(1) Установлен CSN.
(2) Эта скорость возможна только если пользователь следует инструкциям выше в секции "Serial Peripheral Interface (SPI/SPIS)", где описывается разрешение скорости 4 Mbps для SPIS.
(3) TL означает Test Level, уровень теста (см. таблицу 21).

Рис. 12. Диаграмма времени сигналов SPIS, передача одного байта, SPI Mode 0.

Таблица 45. Параметры интервалов времени SPIS.

Примечания:

(1) Для дополнительной информации о том, как управлять подрежимами энергопотребления (sub power modes), см. документацию [2].
(2) Увеличивается/уменьшается в пропорции 1.2 нс/пФ.
(3) TL означает Test Level, уровень теста (см. таблицу 21).

SPI Master

Таблица 46. Параметры SPI master.

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

Рис. 13. Диаграмма времени SPI, передача одного байта, SPI mode 0.

Таблица 47. Параметры интервалов времени SPI.

Примечания:

(1) Увеличение/уменьшение емкостной нагрузки 1.2 нс/пФ.
(2) TL означает Test Level, уровень теста (см. таблицу 21).

I2C/TWI

Таблица 48. Параметры TWI.

Примечания:

(1) Для дополнительной информации о том, как управлять подрежимами энергопотребления (sub power modes), см. документацию [2].
(2) TL означает Test Level, уровень теста (см. таблицу 21).

Рис. 14. Интервалы времени SCL/SDA.

Таблица 49. Параметры интервалов времени TWI.

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

Задачи (Tasks) и события (Events) GPIO (GPIOTE)

Таблица 50. Параметры GPIOTE⁽¹⁾.

Примечания:

(1) Настройка одного или большего количества сигналов GPIO DETECT для генерации PORT EVENT, которое может использоваться как источник сигнала пробуждения или как прерывание, не приведет к повышению потребления тока.
(2) TL означает Test Level, уровень теста (см. таблицу 21).

ADC. Требуется HFCLK XOSC для получения указанной точности ADC.

Таблица 51. Параметры аналого-цифрового преобразователя (ADC).

Примечания:

(1) Сопротивление источника меньше 5 кОм.
(2) Внутреннее опорное напряжение, вход от VDD/3, режим 10 разрядов.
(3) Ограниченный диапазон напряжений питания для ADC, при использовании VDD с прескалером в качестве опорного напряжения.
(4) TL означает Test Level, уровень теста (см. таблицу 21).

Timer (TIMER)

Таблица 52. Параметры таймера.

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

RTC

Таблица 53. Параметры RTC.

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

Датчик температуры (TEMP). Для получения указанной точности требуется HFCLK XOSC.

Таблица 54. Параметры датчика температуры.

Примечания:

(1) Указанная точность измерения температуры достоверна в диапазоне от 0 до 60°C. Точность температуры вне этого диапазон составляет ± 8°C.
(2) TL означает Test Level, уровень теста (см. таблицу 21).

RNG

Таблица 55. Параметры генератора случайных чисел (RNG).

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

AES Electronic Codebook Mode Encryption (ECB)

Таблица 56. Параметры ECB.

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

AES CCM Mode Encryption (CCM)

Таблица 57. Параметры CCM.

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

Accelerated Address Resolver (AAR)

Таблица 58. Параметры AAR.

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

Watchdog Timer (WDT)

Таблица 59. Параметры сторожевого таймера (WDT).

Примечание (1): TL означает Test Level, уровень теста (см. таблицу 21).

Quadrature Decoder (QDEC)

Таблица 60. Параметры квадратурного декодера.

Примечания:

(1) Относится только к оптическим сенсорам.
(2) TL означает Test Level, уровень теста (см. таблицу 21).

Non-Volatile Memory Controller (NVMC). Запись в память flash осуществляется из программного кода, который записывает одно слово (32 бита) за другим. Программа, которая выполняет запись во flash, должна быть настроена для работы из RAM.

Время выполнения одной операции записи во flash зависит от того, будут ли следующие инструкции, которые идут за операцией записи, извлечены из flash или из RAM. Любая выбора инструкций из flash перед завершением операции записи приведет к длительности записи t_WRITE,FLASH.

Память flash организована строками по 256, начиная с адресов CODE и UICR. Переход с одной строки на другую повлияет на тайминг записи во flash, когда запись происходит из RAM.

Время, которое занимает запись во flash, будет зависеть от разных параметров:

• Выполняется ли программа записи во flash из RAM или из flash.
• Когда выполнение происходит из RAM, то будут разные тайминги для следующих ситуаций:
   - Первая операция записи.
   - Повторяющиеся операции записи в пределах одной и той же строки.
   - Повторяющиеся операции записи, когда происходит переход с одной строки на другую.

Таблица 61. Параметры NVMC.

Примечания:

(1) Подразумевается max тайминг при использовании RC16M, допуск для самого худшего случая.
(2) CPU будет приостановлен на время операций NVMC, если CPU пытается выбрать данные/код из памяти flash.
(3) CPU будет приостановлен на время операций NVMC.
(4) TL означает Test Level, уровень теста (см. таблицу 21).

General Purpose I/O (GPIO)

Таблица 62. Параметры портов ввода/вывода общего назначения (GPIO).

Примечание (1): максимальное количество выводов с 3 с высокой нагрузкой 5 мА.

Low Power Comparator (LPCOMP)

Таблица 63. Параметры компаратора пониженного питания (LPCOMP).

Примечания:

(1) Для перегрузки 50 mV.
(2) TL означает Test Level, уровень теста (см. таблицу 21).

[Информация для покупки]

Таблица 71. Маркировка корпуса.

Рис. 21. Метка внутренней коробки.

Таблица 72. Код заказа.

Таблица 73. Аббревиатуры для кода заказа.

Диапазоны и значения кодов

Таблица 74. Коды корпусов.

Таблица 75. Коды варианта.

Таблица 76. Коды версии аппаратуры.

Таблица 77. Коды версии производства.

Таблица 78. Коды версии Firmware.

Таблица 79. Кодировка года.

Таблица 80. Кодировка недели.

Таблица 81. Код лота.

Таблица 82. Код упаковки.

Таблица 83. Коды для закупки чипов.

Примечание (1): Minimum Order Quantity, минимальное количество для закупки.

Таблица 84. Инструментарий для разработки.

Примечание (1): используется версия чипа nRF51422-QFAC (может работать как в режиме BLE, так и в режиме ANT).

[Рекомендации по разработке]

Для описанных далее образцовых разводок печатной платы емкости C_pcb1 и C_pcb2, между X1 и XC1/XC2, оценивается как 0.5 пФ для каждой.

Для правильной работы микросхемы центральная площадка на донышке корпуса (exposed center pad) QFN48 должна быть подключена к минусу питания (supply ground).

Рекомендации по разработке печатной платы. Для достижения хороших показателей по RF необходимо качественная разработка печатной платы (PCB). Плохая разводка PCB может привести к ухудшению параметров или потере функциональности. Образцовую разводку для микросхемы и окружающих её компонентов можно загрузить в Инфоцентре [7] компании Nordic Semiconductor (или см. [8]).

Для достижения оптимальной производительности как можно ближе следуйте образцовым схемам и разводкам PCB. В случае схемы согласования антенны (компоненты между ножками ANT1, ANT2, VDD_PA и антенной) любые изменения разводки могут изменить поведение системы, деградации параметров RF, либо может понадобиться изменить значения компонентов. Все образцовые схемы были разработаны для использования с одиночной антенной 50 Ом.

Для достижения оптимальных параметров рекомендуется использовать PCB с минимум двумя слоями, включая заливку медью (ground plane). Печатные платы, у которых больше двух слоев, должны содержать область, свободную от меди (keep-out area) на внутренних слоях в области антенны и схемы её согласования (компоненты между ножками ANT1, ANT2, VDD_PA и антенной), чтобы уменьшить паразитные емкости, которые влияют на параметры RF.

Необходима цепочка согласования между дифференциальными RF-входами ANT1 и ANT2 и антенной, чтобы соответствовал импеданс антенны (нормальное значение 50 Ом) и оптимальный импеданс RF-нагрузки для чипа. Для оптимальной производительности импеданс цепочки согласования должен быть установлен так, как указано выше в таблице 41, вместе со схемами в разделе "Рекомендации по разработке" (см. врезку "Схемы образцового дизайна").

Блокировочные конденсаторы DC (конденсаторы развязки, блокирующие помехи по питанию) должны быть расположены как можно ближе к ножкам VDD, и у этих конденсаторов должны быть хорошие параметры по RF. См. схемы для рекомендуемых значений развязывающих конденсаторов. Напряжение питания для чипа должно быть отфильтровано и заведено отдельно от напряжений питания любых цифровых схем.

Следует избегать длинных шин питания на PCB. Все цепи земли устройства, соединения с VDD, и блокировочные конденсаторы для VDD должны быть подключены как можно ближе к корпусу микросхемы. Для PCB с полигоном меди RF-земли на верхней стороне, ножки VSS должны подключены напрямую к этому полигону. Для PCB с полигоном меди земли на нижней стороне лучшей техникой будет сделать переходные отверстия для земли как можно ближе к контактным площадкам VSS. Для каждой ножки VSS должно быть как минимум одно переходное отверстие.

Сигналы цифровых данных и сигналов управления, уровни которых переключаются в полном диапазоне уровней питания, не следует разводить близко к цепям кварца. Емкостная нагрузка цифровых выходных сигналов должна быть минимизирована, чтобы избежать радиочастотных помех.

Пример разводки печатной платы. Разводка PCB, показанная на рис. 23, это образцовый дизайн для корпуса QFN48 с настроенным внутренним регулятором LDO. Для всех доступных вариантов разводок, в том числе для других корпусов, см. страничку Reference Layout в Инфоцентре [7].

Рис. 23. Пример разводки PCB для корпуса QFN48 с настроенным внутренним регулятором LDO.

Примечание: на обратной стороне нет компонентов.

[Ссылки]

1. nRF51822 Bluetooth Low Energy and 2.4 GHz SoC site:nordicsemi.com.
2. nRF51 Series Reference Manual site:nordicsemi.com.
3. Bluetooth: аббревиатуры и термины.
4. NIST Special Publication 800-38C site:nvlpubs.nist.gov.
5. Bluetooth Core Specification v4.0 site:bluetooth.org.
6. Интерфейс SPI.
7. Welcome to the Infocenter! site:nordicsemi.com.
8. 210604nRFready-Smart-Remote-3-for-nRF51-series-Hardware-Files-1_0_0.zip - образцовый дизайн nRF6934-HW v1.0.0 (nRFready Smart Remote 3 for nRF51).