Программирование Xilinx Термины и сокращения, словарик Tue, December 12 2017  

Поделиться

нашли опечатку?

Пожалуйста, сообщите об этом - просто выделите ошибочное слово или фразу и нажмите Shift Enter.


Термины и сокращения, словарик Печать
Добавил(а) microsin   

Здесь размещено краткое описание сокращений и терминов, касающихся микросхем программируемой логики Xilinx.

AIM Xilinx Advanced Interconnect Matrix, матрица внутренних логических соединений.

ASIC Application-Specific Integrated Circuit, интегральная микросхема, предназначенная для определенного приложения. Как следует из имени, это устройство создано для выполнения определенной цели. Когда обычный человек слышит термин ASIC, то для него это значит "какое-то продвинутое цифровое устройство". В реальности любой чип, созданный пользователем, это ASIC, в независимости какой он - аналоговый, цифровой, или же содержит в себе смесь и того и другого.

ASSP Application-specific standard parts, стандартные микросхемы, предназначенные для выполнения каких-то заранее определенных функций. ASSP разрабатываются и реализовываются точно так же, как и ASIC. Так что не стоит удивляться, что это в сущности почти одно и то же. Отличие ASIC от ASSP только в том, что ASSP больше представлено как устройство общего назначения, предназначенное для использования во множестве разных разработок. Например, отдельный чип для организации интерфейса USB (такие чипы делает FTDI) классифицируется как ASSP.

ATE automated test equipment, системы автоматизированного тестирования (обычно через интерфейс JTAG).

CAE Computer Aided Engineering. Сторонние наборы инструментария разработки для микросхем Xilinx.

CDRST синхронный сброс делителя тактов CPLD.

CLB Configurable Logic Block, конфигурируемый логический блок.

CPLD Complex Programmable Logic Device, сложное программируемое логическое устройство в терминологии Xilinx. На самом деле этот термин представляет не самые сложные логические устройства (наиболее сложные реализуются на основе FPGA). Устройства CPLD обладают встроенной в кристалл энергонезависимой памятью, благодаря чему они не нуждаются при включении питания загрузке конфигурации из внешней памяти (в отличие от устройств FPGA).

DCM Digital Clock Manager, специальная продвинутая функция формирования тактов, реализованная у семейства Spartan-3.

DET Dual-Edge Triggering, тактирование по обоим перепадам тактовой частоты. См. также SET.

ECS Engineering Capture Schematic, редактор принципиальной схемы логики в среде разработки Xilinx (ISE WebPack).

FB Functional Block, набор логических функций, из которых составляется различная синтезируемая логика.

FIFO First-In-First-Out, специальная организация буферной памяти по принципу "первым вошел - первым вышел".

FIT Failure In Time, количество отказов за единицу времени.

Fit, fitter специальное ПО, которое подгоняет синтезированную логику под ресурсы выбранного чипа CPLD или FPGA.

FPGA Field Programmable Gate Array, программируемый массив логических вентилей. Функционально FPGA сложнее CLPD, и обладает энергозависимой памятью для хранения конфигурации. Поэтому FPGA, в отличие от CPLD, нуждаются при включении питания в источнике данных для загрузки конфигурации. Обычно это внешняя микросхема последовательной памяти FLASH (иногда это может быть и микроконтроллер [2]).

GCK, GCK2 Global Clock, общая тактовая частота для кристалла CPLD.

HDL Hardware Description Language, язык описания логики железа. Наиболее популярны HDL-языки VHDL и Verilog.

IP, IP core сокращение IP означает Intellectual Property. Под этим подразумеваются цифровые блоки, защищенные копирайтом какого-то производителя (часто стороннего по отношению к Xilinx). Это может быть реализованный на логике кристалла FPGA какой-либо сложный интерфейсный блок (например контроллер USB, контроллер CAN и т. п.), или какое-то процессорное ядро (даже стандартное, например MCS-51, 8086, PowerPC или ARM).

IR-drop падение напряжения на цепи. Из Википедии: "Цепи передачи питания подключают напряжение питания и землю с ножек корпуса кристалла ко всем внутренним устройствам. С уменьшением размеров устройства, ускорением переключений и увеличением потребляемой мощности в суб-микронных технологиях приводят к большим пульсирующим токам переключения в цепях питания и земли, что снижает производительность и надежность. Надежная цепь распределения питания - критический момент для устойчивой работы схем на чипе, поэтому верификация целостности питания очень важно для высокопроизводительных разработок. Из-за сопротивления внутренних соединений, составляющих цепь, эти падения напряжений распространяются по цепям как сигналы, и это называют IR-drop. Хотя сопротивление выводов корпуса маленькое, но вместе с большими токами земли и индуктивностью выводов это приводит к значительным падениям напряжения, искажающим входные и выходные сигналы. Это падение напряжения называют di/dt-drop. Таким образом напряжение, которое получит устройство, будет равно напряжению питания минус IR-drop и di/dt-drop.".

IRL Internet Reconfigurable Logic, технология, позволяющая дистанционно (через сетевое соединение Интернет) обновлять прошивку FPGA.

ISP In-System Programing, функция программирования микросхемы логики, когда она уже установлена в готовом изделии. Обычно в качестве интерфейса программирования используется JTAG.

KEEPER, KPR формальное описание (атрибут) настройки вывода или внутреннего сигнала, который хранит свое первоначальное состояние.

keeper latch защелка (триггер), предназначенная для хранения информации о состоянии сигнала (вывода).

LUT Look-Up Table, таблица преобразования. Табличный способ реализации произвольной логической функции на X входов и Y выходов. Пример традиционного элемента LUT - микросхема однократно программируемой логики К155РЕ3.

LC Logic Cell, логическая ячейка.

MAC операция умножения с накоплением, широко используемая в цифровой обработке сигналов.

OTF On-The-Fly Reconfiguration, OTF. Функция записи новой конфигурации в работающем устройстве.

PGA Programmable Gate Array, массив программируемых вентилей логики.

PLA Programmable Logic Array, массив программируемой логики.

PLD Programmable Logic Device, обобщенный термин для обозначения микросхем CPLD и FPGA.

PLL Phase-Locked Loop, петля фазовой автоподстройки частоты (ФАПЧ). Применяется для генерации повышенных тактовых частот.

p-term product term, множитель. В контексте программируемых логических микросхем означает элементарную единицу логики (базис), из которой строятся логические схемы любой сложности.

SET Single-Edge Triggering, тактирование по одному перепаду тактовой частоты. См. также DET.

TDPR timing-driven place and route, размещение и трассировка логики на кристалле, учитывающая интервалы времени.

TCO интервал времени, относящийся к тактам и делителю тактовой частоты CPLD.

UCF User Constraints File, файл ограничений пользователя. Специальный файл с настройками Xilinx ISE, где пользователь управляет привязкой выводов микросхемы к логическим цепям, ограничения по параметрам интервалов времени, вариант уровней логики и другие параметры.

XST Xilinx Synthesis Technology, патентованная технология синтеза логики Xilinx.

[Ссылки]

1. Изучаем VHDL и осваиваем ПЛИС фирмы Xilinx site:ruecm.forum2x2.ru.
2. Конфигурирование Xilinx FPGA с помощью микроконтроллера.

 
Top of Page