Администрирование Железо L3G4200D: трехосевой цифровой гироскоп Tue, April 25 2017  

Поделиться

нашли опечатку?

Пожалуйста, сообщите об этом - просто выделите ошибочное слово или фразу и нажмите Shift Enter.


L3G4200D: трехосевой цифровой гироскоп Печать
Добавил(а) microsin   

Микросхема L3G4200D компании STMicroelectronics (ST) представляет собой миниатюрный сверхстабильный датчик перемещений в 3D пространстве, изготовленный по MEMS технологии. Он может работать как гироскоп в авионике, автомобильной промышленности и других приложениях, которые требуют определения положения объекта в пространстве. Далее приведен перевод даташита L3G4200D, непонятные термины и сокращения см. в разделе Словарик, в конце статьи.

L3G4200D-Breakout-v10-02 L3G4200D-Breakout-v10-04 L3G4200D-Breakout-v10-03

[Основные особенности сенсора L3G4200D]

• Три выбираемые полные шкалы (250/500/2000 dps).
• Цифровые выходные интерфейсы I2C и SPI.
• 16-битные выходные данные.
• Встроенный сенсор температуры, с которого можно считать 8-битные данные.
• Два дополнительных выходных сигнала (прерывание и готовность данных).
• Встроенные фильтры ФНЧ и ФВЧ, полосу пропускания которых можно выбрать.
• Чрезвычайно высокая стабильность показаний по температуре и времени.
• Широкий диапазон питающих напряжений 2.4V .. 3.6V.
• Входы и выходы (IO), совместимые с низковольтной логикой (1.8V).
• Встроенные режимы отключения (power-down) и сна (sleep).
• Встроенный FIFO.
• Высокая устойчивость к ударам и вибрациям.
• Расширенный рабочий температурный диапазон (-40°C .. +85°C).
• Миниатюрный пластмассовый корпус LGA-16 (4x4x1.1 mm).
• Упаковка совместима со стандартами ECOPACK® RoHS и "Green".

Области применения L3G4200D:

• Игры и устройства ввода для систем виртуальной реальности.
• Управление движением, интерфейсы MMI.
• Системы навигации GPS.
• Приборы и робототехника.

[Общее описание L3G4200D]

L3G4200D является трехосевым датчиком угловых перемещений с низким энергопотреблением, обладающим также чрезвычайной стабильностью нулевого уровня и высокой точностью показаний, которая сохраняется при изменениях температуры и длительной работе датчика. В микросхему, кроме чувствительного элемента, встроен интерфейс I2C/SPI, через который можно передать во внешний мир скорость изменения угла по трем осям (этот интерфейс используется для подключения к внешнему микроконтроллеру). Чувствительный элемент датчика изготовлен с использованием специальной микромеханической обработки, разработанной STMicroelectronics, чтобы выполнить инерционные сенсоры и актуаторы на кремниевых пластинах. Внешний цифровой интерфейс реализован по CMOS-технологии, позволяющей создать высокоинтегрированный дизайн, наилучшим образом подстроенный под характеристики чувствительного элемента датчика. L3G4200D имеет полные шкалы ±250/±500/±2000 dps, и может измерять скорость изменения угла в выбранной пользователем полосе частот. L3G4200D выпускается в пластмассовом корпусе land grid array (LGA) и может работать в диапазоне температур -40°C .. +85°C.

Таблица 1. Варианты поставки L3G4200D.

Код закупки Температурный
диапазон (oC)
Корпус Упаковка
L3G4200D -40 .. +85 LGA-16 (4x4x1.1 mm) Лоток (tray)
L3G4200DTR -40 .. +85 LGA-16 (4x4x1.1 mm) Лента и линейки (tape and reel)

[1. Блок-схема и описание выводов L3G4200D]

L3G4200D-block-diagram

Рис.1. Блок-схема L3G4200D

Пояснения к блок-схеме:

MUX мультиплексор сигналов.
CHARGE AMP усилитель заряда.
MIXER смеситель.
LOW-PASS FILTER фильтр низкой частоты, ФНЧ.
ADC1 аналого-цифровой преобразователь (АЦП) для сигналов с датчиков углового ускорения.
DIGITAL FILTERING блок цифровой фильтрации.
I2C, SPI блок внешних интерфейсов.
CS, SCL/SPC, SDA/SDO/SDI, SDO внешние сигнальные линии цифровых интерфейсов.
DRIVING MASS чувствительная к ускорениям масса.
Feedback loop петля обратной связи.
TEMPERATURE SENSOR термодатчик.
ADC2 аналого-цифровой преобразователь (АЦП) для сигнала с термодатчика.
REFERENCE источник опорного сигнала.
TRIMMING CIRCUITS узлы подстройки.
FIFO буфер выходных данных с датчика угловых ускорений.
CLOCK & PHASE GENERATOR генератор тактов и фаз.
CONTROL LOGIC & INTERRUPT GEN управляющая логика и генерация прерываний.
INT1, DRDY/INT2 внешние выходные сигналы, которые могут быть заведены на хост (управляющий микроконтроллер) для выдачи аппаратных прерываний или пробуждения.

Вибрация измерительной структуры обрабатывается схемой драйвера в цикле обратной связи. Измеряемый сигнал фильтруется и появляется на выходе как цифровые данные.

1.1. Описание выводов

L3G4200D-pin-connection-fig02

Рис. 2. Подключение в внешним выводам корпуса.

Таблица 2. Описание выводов.

№ выв. Имя Тип Функция
1 Vdd_IO PWR Напряжение источника питания для портов ввода/вывода.
2 SCL
SPC
I
I
Такты I2C.
Такты SPI.
3 SDA
SDI
SDO
I/O
I
O
Последовательные данные I2C.
Вход последовательных данных SPI.
Выход последовательных данных SPI в 3-проводном режиме.
4 SDO
SA0
O
I
Выход последовательных данных SPI.
LSB-бит адреса устройства I2C.
5 CS I Разрешение работы SPI, выбор режима интерфейса (I2C/SPI) при включении питания (описание см. далее).
6 DRDY/INT2 O Сигнал готовности данных (Data Ready)/прерывание от FIFO.
7 INT1 O Программируемое прерывание.
8 Reserved Зарезервировано, подключите к GND.
9 Reserved Зарезервировано, подключите к GND.
10 Reserved Зарезервировано, подключите к GND.
11 Reserved Зарезервировано, подключите к GND.
12 Reserved Зарезервировано, подключите к GND.
13 GND PWR Общий провод для всех сигналов, 0V питания.
14 PLLFILT A Внешние компоненты для фильтра PLL (см. рис. 3).
15 Reserved Зарезервировано, подключите к Vdd.
16 Vdd PWR Напряжение источника питания.

Примечания к таблице:

I цифровой вход.
O цифровой выход.
I/O двунаправленный цифровой сигнал (работает как вход, так и как выход).
PWR шина питания.
A аналоговый вывод (подключение внешних компонентов для аппаратного ФНЧ).

L3G4200D-external-low-pass-filter-fig03

Рис. 3. Схема внешнего ФНЧ

Примечание: максимально допустимое напряжение на выводе 14 PLLFILT равно напряжению питания Vdd.

Таблица 3. Номиналы компонентов для ФНЧ

Компонент Номинал
C1 10 nF ± 10 %
С2 470 nF ± 10 %
R2 10 кОм ± 10 %

[2. Механические и электрические характеристики]

2.1 Механические характеристики

Таблица 4. Механические характеристики, приведенные для Vdd=3V и T=25°C, если не указано что-то другое(1).

Мнемоника Параметр Условия тестирования Min. Typ.(2) Мах. Единицы
FS Диапазон измерения Выбирается пользователем ±250
±500
±2000
dps
So Чувствительность FS = 250 dps
FS = 500 dps
FS = 2000 dps
8.75
17.5
70
mdps/digit
SoDr Изменение чувствительности в зависимости от температуры -40oC .. +85oC ±2 %
DVoff Цифровой уровень нуля FS = 250 dps
FS = 500 dps
FS = 2000 dps
±10
±15
±75
dps
OffDr Изменение уровня нуля в зависимости от температуры(3) FS = 250 dps
FS = 2000 dps
±0.03
±0.04
dps/oC
NL Нелинейность(4) Аппроксимация к прямой линии 0.2 % FS
DST Изменение выхода при самотестировании FS = 250 dps
FS = 500 dps
FS = 2000 dps
130
200
530
dps
Rn Уровень шума (rate noise density) BW = 50 Гц 0.03 dps/sqrt(Гц)
ODR Скорость оцифровки (digital output data rate) 100/200/
400/800
Гц

Примечания:

1. Датчик калибровался на заводе при напряжении питания Vdd=3V. Рабочий диапазон питающих напряжений указан в таблице 5.
2. Типичные значения (Typ.) не гарантируются.
3. Минимальные и максимальные значения (Min. и Max.) были вычислены на основании измерений на гироскопах, находящихся в текущем производстве.
4. Гарантируется разработкой датчика.

2.2. Электрические характеристики

Таблица 5. Электрические характеристики, приведенные для Vdd=3V и T=25°C, если не указано что-то другое(1).

Мнемоника Параметр Условия тестирования Min. Typ.(2) Мах. Единицы
Vdd Напряжение питания 2.4 3.0 3.6 V
Vdd_IO Напряжение питания портов ввода/вывода(3) 1.71 Vdd+0.1 V
Idd Ток потребления 6.1 mA
IddSL Ток потребления в режиме сна (SLeep mode)(4) Выбирается через цифровой интерфейс 1.5 mA
IddPdn Ток потребления в режиме выключения (Power DowN mode) Выбирается через цифровой интерфейс 0.005 mA

Примечания:

1. Датчик калибровался на заводе при напряжении питания Vdd=3V.
2. Типичные значения (Typ.) не гарантируются.
3. Можно отключить напряжение Vdd с сохранением Vdd_IO, при этом не будет блокированы шины обмена. При этом измерительная часть будет отключена.
4. Из режима сна (Sleep mode) можно быстрее перейти в рабочий режим, чем из режима отключения (power-down mode).

2.3. Температурные характеристики сенсора

Таблица 6. Температурные характеристики, приведенные для Vdd=3V и T=25°C, если не указано что-то другое(1).

Мнемоника Параметр Условия тестирования Min. Typ.(2) Мах. Единицы
TSDr Уход значения выхода с датчика температуры в зависимости от температуры. -1 oC/digit
TODr Скорость обновления данных температуры 1 Гц
Top Рабочий диапазон температур -40 +85 oC

Примечания:

1. Датчик калибровался на заводе при напряжении питания Vdd=3V.
2. Типичные значения (Typ.) не гарантируются.

2.4. Характеристики интерфейса обмена данными

2.4.1. SPI - serial peripheral interface

Приведены обычные рабочие значения для Vdd и Top. На шине SPI микросхема L3G4200D является подчиненным устройством (SPI slave).

Таблица 7. Интервалы времени для подчиненного устройства SPI

Мнемоника Параметр Значение Единицы
Min. Max.
tc(SPC) Длительность цикла тактов SPI 100 нС
fc(SPC) Частота тактов SPI 10 МГц
tsu(CS)
th(CS)
tsu(SI)
th(SI)
tv(SO)
th(SO)
tdis(SO)
Время установки CS (setup time)
Время удержания CS (hold time)
Время установки входа SDI (setuh time)
Время удержания входа SDI (hold time)
Время достоверного выхода SDO (valid output)
Время удержания выхода SDO (hold time)
Время запрета выхода SDO (disable time)
5
8
5
15

6





50

50
нС

Примечание 1: значения гарантируются на тактовой частоте SPI 10 МГц с 4 и 3 сигналами на основании результатов расчетов. В производстве значения не проверяются.

L3G4200D-SPI-slave-timing-fig04

Рис. 4. Временные диаграммы SPI slave

Примечание: измерения были сделаны в точках 0.2 и 0.8 относительно Vdd_IO, как для входов, так и для выходов.

2.4.2. I2C интерфейс

Приведены обычные рабочие значения для Vdd и Top. На шине I2C микросхема L3G4200D является подчиненным устройством (slave).

Таблица 8. Интервалы времени для подчиненного устройства I2C

Мнемоника Параметр I2C standard mode(1) I2C fast mode(1) Единицы
Min Max Min Max
f(SCL) Тактовая частота SCL 0 100 0 400 кГц
tW(SCLL)
tW(SCLH)
Время лог. 0 SCL
Время лог. 1 SCL
4.7
4.0
1.3
0.6
мкС
tSU(SDA) Время установки SDA (setup time) 250 100 нС
th(SDA) Время удержания данных SDA (hold time) 0 3.45 0 0.9 мкС
tr(SDA), tr(SCL)
tf(SDA), tf(SCL)
Время нарастания SDA и SCL
Время спада SDA и SCL
1000
300
20+0.1Cb(2) 300 нС
th(ST)
tSU(SR)
tSU(SP)
Время удержания события START
Время установки повторного события START
Время установки события STOP
4
4.7
4
0.6 мкС
tW(SP:SR) Время свободного состояния шины между событиями START и STOP 4.7 1.3

Примечания:

1. I2C standard mode - стандартный скоростной режим I2C, fast mode - ускоренный режим. Данные основаны на требованиях стандарта протокола I2C, и они не тестируются в производстве.
2. Cb = полная емкость одного провода шины в пикофарадах (pF).

L3G4200D-I2C-slave-timing-fig05

Рис. 5. Временные диаграммы I2C slave

Примечание: измерения для сигналов SDA и SDC были сделаны в точках 0.2 и 0.8 относительно Vdd_IO.

2.5. Предельные абсолютные значения параметров (Absolute maximum ratings)

Стрессовые значения, которые превышают значения в таблице "Absolute maximum ratings" могут привести к необратимому повреждению устройства. Предельные значения параметров приведены только в качестве рейтинга, и не подразумевается работа устройства с такими значениями. Работа в условиях предельных максимальных значений может повлиять на надежность устройства.

Таблица 9. Absolute maximum ratings

Мнемоника Описание Максимальное
значение
Единицы
Vdd Напряжение питания -0.3 .. 4.8 V
TSTG Диапазон температур при хранении -40 .. +125 oC
Sg Ускорение g для длительности 0.1 мС 10,000 g
ESD Защита от статического электричества 2 (HBM) kV
mechanical-shock-sensitive Это устройство чувствительно к ударам, и неправильное обращение может привести к повреждениям микросхемы
ESD-sensitive Это устройство чувствительно к ESD, и неправильное обращение может привести к повреждениям микросхемы

2.6. Используемая терминология

2.6.1. Чувствительность

Гироскоп по скорости изменения угла является устройством, которое положительные выходные значения для поворота против часовой стрелки вокруг измеряемых осей. Чувствительность описывает усиление сенсора и может быть определена заданием ускорения изменения на определенный угол. Микросхема спроектирована так, что измеряемые значения изменяются очень незначительно с течением времени и под воздействием изменений температуры.

2.6.2. Нулевой уровень (Zero-rate level)

Нулевой уровень описывает реальные выходные данные, когда нет угловых изменений. Уровень нуля для точных MEMS-сенсоров в некоторых случаях является результатом стрессовых нагрузок на сенсор и, таким образом, уровень нуля может значительно изменяться после монтажа сенсора на печатную плату или после воздействия дополнительных механических нагрузок. Как и чувствительность, уровень нуля также очень мало зависит от времени работы и температуры.

2.6.3. Стабильность по времени и температуре

Благодаря уникальной технологии и оптимизированному дизайну гироскопы компании ST могут гарантировать превосходные значения для механической массы MEMS и качество интерфейса ASIC, что распространяется на беспрецедентный уровень стабильности в работе по температуре и времени.

По параметрам ухода чувствительности и нулевого уровня L3G4200D превосходит имеющиеся на рынке аналоги в десятки раз. Это позволяет пользователю устранить необходимость в последующих компенсациях и калибровке и может ускорить выход на рынок готовой продукции, упростить разработку, получить высокие эксплуатационные параметры и в конечном счете сохранить деньги.

2.7. Информация по пайке

Корпус LGA совместим со стандартами ECOPACK®, RoHS и "Green". Он квалифицирован по тепловому сопротивлению для пайки по стандарту JEDEC J-STD-020.

При пайке оставьте вывод "pin 1 Indicator" неподключенным.

Посадочное место (Land pattern) и рекомендации по пайке можно получить на сайте www.st.com [1].

[3. Основные цифровые блоки L3G4200D]

3.1. Блок-схема

L3G4200D-block-diagram-fig06

Рис. 6. Блок-схема L3G4200D

3.2. Буфер FIFO

В микросхеме L3G4200D имеется встроенный 32-слотовый, 16-битный буфер данных FIFO для каждого из трех выходных каналов: уклонение (yaw), подача (pitch) и скат (roll). Этот буфер позволяет экономить на энергопотреблении в системе, так как хосту (управляющему микроконтроллеру) не нужно постоянно опрашивать сенсор для получения данных. Вместо этого хост может при необходимости выводиться из сна и быстро считывать значимые данные из FIFO. Этот буфер может работать в 5 различных режимах. Каждый режим выбирается битами FIFO_MODE в регистре FIFO_CTRL_REG. Могут быть разрешены события программируемого уровня заполнения буфера (watermark level), FIFO_empty или FIFO_Full, которые могут выдавать сигнал на вывод DRDY/INT2 (конфигурируется через CTRL_REG3), и информация о событии доступна в FIFO_SRC_REG. Сигнал может использоваться для прерывания микроконтроллера или вывода его из сна. Уровень заполнения буфера конфигурируется битами WTM4:0 в регистре FIFO_CTRL_REG.

3.2.1. Bypass mode

В режиме байпас буфер FIFO не работает, и по этой причине остается пустым. Как показано на рис. 7, для каждого канала используется только первый адрес. Остальные слоты FIFO пусты (empty). Когда поступят новые данные, то старые данные будут перезаписаны.

L3G4200D-Bypass-mode-fig07

Рис. 7. Работа FIFO в режиме Bypass

3.2.2. FIFO mode

В режиме FIFO данные всех 3 каналов сохраняются в FIFO. Может быть разрешено прерывание (битом I2_WMK в регистре CTRL_REG3) по заполнению буфера до определенного уровня (watermark interrupt). Уровень заполнения указывается в битах WTM 4:0 регистра FIFO_CTRL_REG. FIFO продолжит заполнение, пока не переполнится (32 слота 16-битных данных для каналов yaw, pitch и roll). Когда FIFO переполнится, до сбор данных с входных каналов остановится. Чтобы возобновить сбор данных, необходимо записать регистр FIFO_CTRL_REG и перевести FIFO в режим bypass. Работа режима FIFO показана на рис. 8.

L3G4200D-FIFO-mode-fig08

Рис. 8. Работа режима FIFO

3.2.3. Потоковый режим (Stream mode)

Этот режим работает так же, как и режим FIFO, отличие только в том, что по заполнении FIFO (32 слота 16-битных данных каналов yaw, pitch и roll) старые данные будут отбрасываться по мере поступления новых данных. Как и в режиме FIFO, может быть запрограммированы события watermark level для генерации прерываний сигналом на ножке DRDY/INT2 (конфигурируется через CTRL_REG3). Stream mode показан на рис. 9.

L3G4200D-Stream-mode-fig09

Рис. 9. Работа режима Stream mode

3.2.4. Bypass-to-stream mode

В режиме bypass-to-stream FIFO начинает работу в режиме bypass, и как только наступит событие (относящееся к событиям, заданным в регистре INT1_CFG), FIFO начнет работать в stream mode (см. рис. 10).

L3G4200D-Bypass-to-stream-mode-fig10

Рис. 10. Работа режима Bypass-to-stream

Пояснение к рисунку: Trigger event означает срабатывание события, которое может быть настроено на генерацию прерывания для хоста.

3.2.5. Stream-to-FIFO mode

В режиме Stream-to-FIFO данные измерений каналов yaw, pitch и roll сохраняются в FIFO. Событие watermark interrupt может быть разрешено на ножке DRDY/INT2 путем установки бита I2_WTM в регистре CTRL_REG3. Как и в других режимах, это прерывание сработает, когда FIFO заполнится до уровня, запрограммированного битами WTM4:0 в регистре FIFO_CTRL_REG. FIFO продолжит заполнять свои ячейки (32 слота 16-битных данных для каналов yaw, pitch и roll) до переполнения. Когда переполнение произойдет, FIFO отбросит старые данные при поступлении новых данных. При наступлении событий (связанных с регистром INT1_CFG) FIFO начнет работать в режиме FIFO (см. рис. 11).

L3G4200D-Stream-to-FIFO-mode-fig11

Рис. 11. Работа режима Stream-to-FIFO

3.2.6. Получение данных из FIFO

Данные FIFO считываются из регистров OUT_X, OUT_Y и OUT_Z. Когда FIFO в потоковом режиме (stream), в режиме триггера или FIFO, операция чтения регистров OUT_X, OUT_Y или OUT_Z предоставляет данные, сохраненные в FIFO. Каждый раз, когда данные прочитаны из FIFO, самые старые данные каналов pitch, roll и yaw помещаются в регистры OUT_X, OUT_Y и OUT_Z, и могут быть использованы обе операции чтения - одиночное чтение (single read) и ускоренное чтение (read_burst, X,Y и Z с автоинкрементом адреса). В режиме read_burst, когда данные прочитаны из OUT_Z_H, система снова начнет чтение информации по адресу OUT_X_L.

[4. Указания по применению]

L3G4200D-electrical-connections-fig12

Рис. 12. Электрические соединения L3G4200D и номиналы внешних компонентов

Развязывающие конденсаторы по питанию (керамические на 100 nF или полиэстеровые 10 uF) должны быть размещены как можно ближе к устройству (как и делают обычно на практике). Если шины питания Vdd и Vdd_IO не соединены друг с другом, то отдельные конденсаторы между Vdd - земля и Vdd_IO - земля (с такими же номиналами) также должны размещаться максимально близко к устройству.

В микросхеме L3G4200D имеется узел PLL (phase locked loop) для синхронизации интерфейсов (внешнего и чувствительного датчика). Для этого на ножку PLLFILT должны быть добавлены конденсаторы и резисторы (как показано на рис. 12) - чтобы реализовать ФНЧ второго порядка для работы PLL. В таблице 3 приведены номиналы деталей ФНЧ PLL.

[5. Цифровые интерфейсы]

Встроенные в L3G4200D регистры доступны как через интерфейс I2C, так и через интерфейс SPI - по выбору пользователя. Последний может быть сконфигурирован программно для работы в 3- или 4-проводном режиме.

Последовательные интерфейсы привязаны к одним и тем же ножкам микросхемы. Чтобы выбрать вариант работы с интерфейсом I2C, на вывод CS нужно подать лог. 1 (например, CS может быть подключен к шине питания Vdd_IO).

Таблица 11. Описание выводов последовательного интерфейса

№ выв. Имя Тип Описание вывода
2 SCL
SPC
I
I
Такты I2C.
Такты SPI.
3 SDA
SDI
SDO
I/O
I
O
Последовательные данные I2C.
Вход последовательных данных SPI.
Выход последовательных данных SPI в 3-проводном режиме.
4 SDO
SA0
O
I
Выход последовательных данных SPI.
LSB-бит адреса устройства I2C.
5 CS I Разрешение работы SPI (SPI enable), выбор режима интерфейса (I2C/SPI) при включении питания (1: режим приостановки SPI, разрешена работа I2C; 0: режим обмена SPI, I2C запрещен).

5.1. Последовательный интерфейс I2C

Микросхема L3G4200D на шине I2C является подчиненным устройством (slave). I2C устроена так, что может записывать данные в регистры, чье содержание может быть также прочитано обратно. Соответствующая терминология I2C приведена в таблице ниже.

Таблица 12. Термины I2C

Термин Функция
Transmitter (трансмиттер, передатчик) Устройство, которое передает данные по шине.
Receiver (приемник) Устройство, которое принимает данные по шине.
Master (мастер, хост) Главное устройство на шине, которое начинает передачу, генерирует тактовые сигналы и завершает процесс передачи.
Slave (подчиненное устройство) Устройство, адресованное мастером для обмена данными.

Имеется два сигнала, связанные с шиной I2C: последовательные такты (serial clock line, SCL) и последовательные данные (serial data line, SDA). Сигнал SDA является двунаправленным, и используется для отправки и приема данных через интерфейс. Оба сигнала SDA и SCL должны быть подтянуты к шине Vdd_IO через внешние нагрузочные резисторы (pull-up). Когда шина свободна, то оба сигнала находятся в состоянии лог. 1.

Интерфейс I2C совместим со стандартами быстрого режима (fast mode, частота тактов 400 кГц) и нормального режима.

5.1.1. Как работает I2C

Транзакции на шине начинаются с сигнала START (ST). Событие START определено как переход SDA от состояния HIGH к состоянию LOW (под HIGH и LOW подразумеваются состояния лог. 1 и лог. 0 соответственно), когда SCL находится в HIGH. После того, как START был инициирован мастером шины, шина считается занятой. Следующий байт данных передается после события START, и он содержит адрес подчиненного устройства в первых 7 битах, и 8 бит говорит, будет мастер получать данные от подчиненного устройства или же данные будут передаваться в подчиненное устройство. Когда адрес передан, то каждое устройство, подключенное к этой шине в системе, сравнивает первые 7 бит после события START со своим собственным адресом. Если адреса совпали, то устройство определяет, что именно с ним будет работать мастер (таким образом, на одной шине I2C может быть подключено до 8 устройств с разным адресом).

Адрес подчиненного устройства (slave address, SAD), связанный с L3G4200D, равен 110100xb. Ножка SDO может использоваться для того, чтобы задать последний LSB бит (который помечен x) адреса устройства. Если на SDO лог. 1 (например, SDO подключен к шине питания), то бит LSB адреса 1, и адрес будет 1101001b. И наоборот, если на SDO подан лог. 0 (он подключен к земле), то LSB будет равен 0, адрес будет 1101000b. Этот метод позволяет подключить на одну шину I2C два разных гироскопа L3G4200D.

Передача данных по шине I2C требует обязательного подтверждения (acknowledge). Для этого передатчик должен освободить линию SDA во время импульса acknowledge. Приемник должен перевести SDA в состояние LOW, и удерживать её в таком состоянии по время HIGH состояния импульса такта для бита acknowledge. Приемник, который был адресован, должен обязательно выдавать такое подтверждения после каждого принятого байта данных.

I2C, встроенный в L3G4200D, ведет себя как подчиненное устройство, так что L3G4200D должно придерживаться такого же протокола. После события START (ST), мастером отправляется адрес подчиненного устройства. Как только был возвращен сигнал подтверждения от подчиненного устройства (slave acknowledge, SAK), 8-битная часть адреса считается переданной. Бит 7 LSB представляет реальный адрес регистра, в то время как MSB разрешает автоинкремент адреса. Если MSB в поле SUB равен 1, то SUB (адрес регистра) будет автоматически инкрементироваться, чтобы позволить прочитать/записать несколько байт данных.

Как уже было упомянуто, адрес подчиненного устройства завершается битом чтения/записи (read/write bit). Если этот бит 1, (чтение, read), повторяющееся событие старта (REPEATED START, SR) должно выдаваться после двух байт субадреса; если этот бит 0 (запись, write), то мастер передает данные к подчиненному устройству в неизменном направлении. Таблица 13 описывает, как составляются паттерны SAD+read/write bit, перечислены все возможные конфигурации.

Таблица 13. Паттерны (данные) SAD+read/write (чтение/запись)

Команда SAD[6:1] SAD[0]=SDO R/W SAD+R/W
Read 110100 0 1 11010001 (D1h)
Write 110100 0 0 11010000 (D0h)
Read 110100 1 1 11010011 (D3h)
Write 110100 1 0 11010010 (D2h)

Таблица 14. Передача, когда мастер записывает один байт в подчиненное устройство

Master ST SAD + W SUB DATA SP
Slave SAK SAK SAK

Таблица 15. Передача, когда мастер записывает несколько байт в подчиненное устройство

Master ST SAD + W SUB DATA DATA SP
Slave SAK SAK SAK SAK

Таблица 16. Передача, когда мастер получает (читает) один байт данных из подчиненного устройства

Master ST SAD + W SUB SR SAD+R NMAK SP
Slave SAK SAK SAK DATA

Таблица 17. Передача, когда мастер получает (читает) несколько байт данных из подчиненного устройства

Master ST SAD + W SUB SR SAD+R MAK MAK NMAK SP
Slave SAK SAK SAK DATA DATA DATA

Данные передаются побайтно (DATA). Каждая передача данных содержит 8 бит. За один трансфер может быть передано бесконечное количество байт. Данные передаются старшим битом (MSB) вперед. Если приемник не может принять другой полный байт, пока выполняется в приемнике какая-то другая функция, то приемник должен удержать тактовую линию SCL в состоянии LOW, чтобы принудительно перевести передатчик в состояние ожидания. Передача данных продолжится только тогда, когда приемник будет готов к другому байту и освободит линию данных. Если приемник подчиненного устройства не подтвердил slave address (к примеру, приемник пока не может принять по причине выполнения каких-то внутренних функций в реальном времени) линия данных SDA должна оставаться в состоянии HIGH, отпущенной подчиненным устройством. Мастер может оборвать передачу. Переход от LOW к HIGH на линии SDA, когда SCL находится в состоянии HIGH, определен как событие STOP. Каждая передача данных должна быть завершена событием STOP (SP).

Чтобы прочитать несколько байтов, необходимо заполнить MSB поля субадреса. Другими словами, поле SUB(7) должно быть равно 1, при этом SUB(6-0) представляют адрес первого регистра, который будет прочитан.

В представленном формате обмена MAK означает "master acknowledge" (подтверждение для мастера) NMAK означает "no master acknowledge" (нет подтверждения для мастера).

5.2. Шина интерфейса SPI

L3G4200D работает на шине SPI также как подчиненное устройство. SPI позволяет записывать и читать регистры устройства. Последовательный интерфейс SPI позволяет обмениваться данными с внешним миром через 4 провода: CS, SPC, SDI и SDO.

L3G4200D-read-and-write protocol-fig13

Рис. 13. Протокол чтения и записи SPI

CS является сигналом разрешения работы последовательного порта, и он управляется мастером SPI. Он переходит на уровень лог. 0 в начале передачи, и возвращается к лог. 1 по окончании передачи. SPC это сигнал тактов, и он также выдается мастером SPI. Такты перестают выдаваться, когда CS в лог. 1, (передачи нет). Сигналы SDI и SDO являются соответственно входом и выходом последовательных данных. Эти сигналы данных меняют свое значение по спаду уровня (переходу от лог. 1 к лог. 0) тактов SPC, и должны обрабатываться по фронту (переходу от лог. 0 к лог. 1) тактов SPC.

Обе команды, как чтения регистра так и записи регистра завершаются за 16 импульсов тактов SPC, или за количество байт умноженное на 8 в случае чтения/записи нескольких байт. Длительность бита равна времени между двумя спадами сигнала SPC. Первый бит (бит 0) начинается по первому спаду SPC после спада CS, в то время как последний бит (бит 15, бит 23 и т. д.), начинается по последнему спаду SPC сразу перед нарастанием уровня CS.

Bit 0: бит чтения/записи (RW bit). Когда 0, данные DI(7:0) будут записаны в устройство. Когда 1, данные DO(7:0) будут прочитаны из устройства. В последнем случае микросхема управляет выходом SDO при начале бита 8.
Bit 1: MS bit (Multiple Send). Когда 0, то адрес остается неизменным при нескольких командах чтения/записи. Когда 1, то адрес будет автоматически инкрементироваться при нескольких командах чтения/записи.
Bit 2-7: адрес AD(5:0). Это поле адреса индексируемого регистра.
Bit 8-15: данные DI(7:0) (режим записи). Это данные, которые записываются в устройство (MSB идет первым).
Bit 8-15: данные DO(7:0) (режим чтения). Это данные, которые читаются из устройства (MSB идет первым).

При нескольких командах чтения/записи, добавляются последующие блоки по 8 периодов тактов. Когда MS bit равен 0, то используемый адрес остается тот же самый для каждого блока. Когда MS bit равен 1, используемый для чтения/записи адрес инкрементируется с каждым новым блоком.

Функционирование и поведение сигналов SDI и SDO остаются неизменными.

5.2.1. SPI read (чтение)

L3G4200D-SPI-read-protocol-fig14

Рис. 14. Протокол чтения SPI

Команда SPI read может быть выполнена за 16 тактовых импульсов. Команда чтения нескольких байт выполняется путем добавления блоков по 8 тактовых импульсов к предыдущим блокам.

Bit 0: READ bit, равный 1.
Bit 1: MS bit. Когда 0, то адрес не инкрементируется; когда 1, то при нескольких чтениях адрес будет инкрементироваться.
Bit 2-7: адрес AD(5:0). Это поле адреса индексируемого регистра.
Bit 8-15: данные DO(7:0) (режим чтения). Это данные, которые читаются из устройства (MSB идет первым).
Bit 16-... : данные DO(...-8). Последующие байты данных при чтении нескольких байт.

L3G4200D-multiple-byte-SPI-read-fig15

Рис. 15. Протокол чтения нескольких байт SPI (пример для 2 байт)

5.2.2. SPI write (запись)

L3G4200D-SPI-write-fig16

Рис. 16. Протокол записи SPI

Команда SPI write может быть выполнена за 16 тактовых импульсов. Команда записи нескольких байт выполняется путем добавления блоков по 8 тактовых импульсов к предыдущим блокам.

Bit 0: WRITE bit, равный 0.
Bit 1: MS bit. Когда 0, то адрес не инкрементируется; когда 1, то при нескольких записях адрес будет инкрементироваться.
Bit 2-7: адрес AD(5:0). This is the address field of the indexed register.
Bit 8-15: данные DI(7:0) (режим записи). Это данные, которые записываются в устройство (MSB идет первым).
Bit 16-... : данные DI(...-8). Последующие данные при записи нескольких байт.

L3G4200D-multiple-byte-SPI-write-fig17

Рис. 17. Протокол записи нескольких байт SPI (пример для 2 байт)

5.2.3. SPI read в 3-проводном режиме

В трехпроводный режим (3-wire mode) можно войти, если установить в регистре CTRL_REG2 бит SIM (SPI serial interface mode selection, выбор режима работы интерфейса SPI) в состояние лог. 1.

L3G4200D-SPI-read-3-wire-fig18

Рис. 18. Протокол чтения SPI в 3-проводном режиме

Команда SPI read может быть выполнена за 16 тактовых импульсов:

Bit 0: READ bit, равный 1.
Bit 1: MS bit. Когда 0, то адрес не инкрементируется; когда 1, то при нескольких чтениях адрес будет инкрементироваться.
Bit 2-7: адрес AD(5:0). Это поле адреса индексируемого регистра.
Bit 8-15: данные DO(7:0) (режим чтения). Это данные, которые читаются из устройства (MSB идет первым).

В 3-проводном режиме доступна также команда чтения нескольких байт (multiple read command).

[6. Карта регистров L3G4200D (Output register mapping)]

Таблица ниже предоставляет список 8-битных регистров, встроенных в L3G4200D, вместе с их адресами.

Таблица 18. Карта памяти регистров

Имя Тип Адрес регистра Значение
по умолчанию
Hex Binary
Зарезервировано - 00-0E - -
WHO_AM_I r 0F 0001111 11010011
Зарезервировано - 10-1F - -
CTRL_REG1 rw 20 0100000 00000111
CTRL_REG2 rw 21 0100001 00000000
CTRL_REG3 rw 22 0100010 00000000
CTRL_REG4 rw 23 0100011 00000000
CTRL_REG5 rw 24 0100100 00000000
REFERENCE rw 25 0100101 00000000
OUT_TEMP r 26 0100110 output
STATUS_REG r 27 0100111 output
OUT_X_L r 28 0101000 output
OUT_X_H r 29 0101001 output
OUT_Y_L r 2A 0101010 output
OUT_Y_H r 2B 0101011 output
OUT_Z_L r 2C 0101100 output
OUT_Z_H r 2D 0101101 output
FIFO_CTRL_REG rw 2E 0101110 00000000
FIFO_SRC_REG r 2F 0101111 output
INT1_CFG rw 30 0110000 00000000
INT1_SRC r 31 0110001 output
INT1_TSH_XH rw 32 0110010 00000000
INT1_TSH_XL rw 33 0110011 00000000
INT1_TSH_YH rw 34 0110100 00000000
INT1_TSH_YL rw 35 0110101 00000000
INT1_TSH_ZH rw 36 0110110 00000000
INT1_TSH_ZL rw 37 0110111 00000000
INT1_DURATION rw 38 0111000 00000000

Регистры, помеченные как Зарезервировано, нельзя изменять. Запись в эти регистры может привести к необратимому повреждению устройства.

Содержимое регистров, которое загружается при старте системы, не должно изменяться. Они содержать значения, откалиброванные на заводе. Их содержимое будет автоматически восстановлено при подаче питания на устройство.

[7. Описание регистров]

Устройство содержит набор регистров, которые используются для управления его поведением и для получения данных ускорения. Адреса регистров, состоящие из 7 битов, используются для идентификации их и записи данных через последовательный интерфейс.

7.1. WHO_AM_I (0Fh)

Таблица 19. Регистр WHO_AM_I (кто я)

L3G4200D-reg-WHO AM_I

Это регистр, который идентифицирует само устройство L3G4200D.

7.2. CTRL_REG1 (20h)

Таблица 20. Регистр CTRL_REG1

L3G4200D-reg-CTRL REG1

Таблица 21. Описание битов регистра CTRL_REG1

DR1-DR0 Выбор скорости выходной оцифровки сигнала (Output Data Rate, ODR). См. таблицу 22.
BW1-BW0 Выбор полосы пропускания. См. таблицу 22.
PD Разрешение режима выключения (Power Down). Значение по умолчанию 0 (0: режим power down, 1: нормальный режим или режим сна).
Zen Разрешение работы оси Z. Значение по умолчанию 1 (0: ось Z запрещена, 1: разрешена).
Yen Разрешение работы оси Y. Значение по умолчанию 1 (0: ось Y запрещена, 1: разрешена).
Xen Разрешение работы оси X. Значение по умолчанию 1 (0: ось X запрещена, 1: разрешена).

DR < 1:0 > используется для установки выбора ODR (скорость выходных данных). BW < 1:0 > используется для выбора полосы пропускания (Cut-Off, частота среза цифрового фильтра). В следующей таблице показаны все результирующие частоты в комбинации битов DR и BW.

Таблица 22. Конфигурационные установки DR и BW

DR1DR0 BW1BW0 ODR (Гц) Cut-Off
00 00 100 12.5
01 25
10
11
01 00 200 12.5
01 25
10 50
11 70
10 00 400 20
01 25
10 50
11 110
11 00 800 30
01 35
10 50
11 110

Комбинации PD, Zen, Yen, Xen используются для установки устройства в разные режимы (power down, выключение / normal, рабочий режим / sleep mode, режим сна) в соответствии со следующей таблицей.

Таблица 23. Выбор конфигурации режима питания

Режим PD Zen Yen Xen
Power down (питание выключено) 0 - - -
Sleep (режим сна) 1 0 0 0
Нормальный рабочий режим 1 - - -

7.3. CTRL_REG2 (21h)

Таблица 24. Регистр CTRL_REG2

L3G4200D-reg-CTRL REG2

Примечание 1: значение загружается при включении питания, и далее не должно изменяться.

Таблица 25. Описание битов регистра CTRL_REG2

HPM1-HPM0 Выбор режима работы ФВЧ. Значение по умолчанию 00, см. также таблицу 26.
HPCF3-HPCF0 Выбор частоты среза ФВЧ, см. таблицу 27.

Таблица 26. Конфигурация режима ФВЧ

HPM1 HPM0 Режим ФВЧ
0 0 Нормальный режим (сброс чтением HP_RESET_FILTER)
0 1 Для фильтрации используется образцовый сигнал (reference signal)
1 0 Нормальный режим
1 1 Автосброс по событию прерывания

Таблица 27. Конфигурация частоты среза ФВЧ (Гц)

HPCF3..0 ODR = 100 Гц ODR = 200 Гц ODR = 400 Гц ODR = 800 Гц
0000 8 15 30 56
0001 4 8 15 30
0010 2 4 8 15
0011 1 2 4 8
0100 0.5 1 2 4
0101 0.2 0.5 1 2
0110 0.1 0.2 0.5 1
0111 0.05 0.1 0.2 0.5
1000 0.02 0.05 0.1 0.2
1001 0.01 0.02 0.05 0.1

7.4. CTRL_REG3 (22h)

Таблица 28. Регистр CTRL_REG3

L3G4200D-reg-CTRL REG3

Таблица 29. Описание битов регистра CTRL_REG3

I1_Int1 Разрешение прерывания на выводе INT1. Значение по умолчанию 0 (0: запрещено; 1: разрешено).
I1_Boot Статус загрузки доступен на INT1. Значение по умолчанию 0 (0: запрещено; 1: разрешено).
H_Lactive Конфигурация активного состояния INT1. Значение по умолчанию 0 (0: лог. 1; 1: лог. 0).
PP_OD Выбор режима работы выхода Push-Pull (двухтактный ключ) / Open drain (открытый сток). Значение по умолчанию 0 (0: Push-Pull; 1: Open drain).
I2_DRDY Вывод состояния Data Ready на DRDY/INT2. Значение по умолчанию 0 (0: запрещено; 1: разрешено).
I2_WTM Вывод события FIFO Watermark interrupt (прерывание по заполнению заданного уровня FIFO) на DRDY/INT2. Значение по умолчанию 0 (0: запрещено; 1: разрешено).
I2_ORun Вывод события FIFO Overrun interrupt (прерывание при переполнении буфера FIFO) на DRDY/INT2. Значение по умолчанию 0 (0: запрещено; 1: разрешено).
I2_Empty Вывод события FIFO Empty interrupt (прерывание, когда FIFO опустел) на DRDY/INT2. Значение по умолчанию 0 (0: запрещено; 1: разрешено).

7.5. CTRL_REG4 (23h)

Таблица 30. Регистр CTRL_REG4

L3G4200D-reg-CTRL REG4

Таблица 31. Описание битов регистра CTRL_REG4

BDU Block Data Update (обновление блока данных). Значение по умолчанию 0 (0: непрерывное обновление; 1: выходные регистры не будут обновлены, пока не будут прочитаны старший и младший байты).
BLE Выбор формата данных Big/Little Endian. Значение по умолчанию 0 (0: данные младший байт по меньшему адресу; 1: данные старший байт по меньшему адресу).
FS1-FS0 Выбор полной шкалы. Значение по умолчанию 00 (00: 250 dps; 01: 500 dps; 10: 2000 dps; 11: 2000 dps).
ST1-ST0 Разрешение режима самотестирования. Значение по умолчанию 00 (00: самотестирование запрещено, другие значения см. в таблице 32).
SIM Выбор режима работы SPI. Значение по умолчанию 0 (0: 4-проводный режим, 1: 3-проводный режим).

Таблица 32. Конфигурация режима самотестирования

ST1 ST0 Режим самотестирования
0 0 Нормальный режим работы (самотестирование запрещено)
0 1 Самотестирование 0 (+)(1)
1 0 --
1 1 Самотестирование 1 (-)(1)

Примечание 1: знак DST (абсолютное значение в таблице 4).

7.6. CTRL_REG5 (24h)

Таблица 33. Регистр CTRL_REG5

L3G4200D-reg-CTRL REG5

Таблица 34. Описание битов регистра CTRL_REG5

BOOT Перезагрузить содержимое памяти. Значение по умолчанию 0 (0: нормальный режим, 1: перезагрузить память).
FIFO_EN Разрешить FIFO. Значение по умолчанию 0 (0: FIFO запрещен, 1: FIFO разрешен).
HPen Разрешить ФВЧ. (0: HPF запрещен, 1: HPF разрешен).
INT1_Sel1-INT1_Sel0 Выбор конфигурации INT1. Значение по умолчанию 0 (см. рис. 19).
Out_Sel1-Out_Sel0 Выбор конфигурации выхода. Значение по умолчанию 0 (см. рис. 19).

Рис. 19. Блок-схема конфигурации INT1_Sel и Out_Sel

L3G4200D-config-INT1_Sel-Out_Sel

Таблица 35. Установка конфигурации Out_Sel

Hpen OUT_SEL1 OUT_SEL0 Описание
x 0 0

Данные в DataReg и FIFO не проходят через ФВЧ (не фильтруются).

x 0 1 Данные в DataReg и FIFO фильтруются через ФВЧ.
0 1 x

Данные в DataReg и FIFO фильтруются ФНЧ LPF2.

1 1 x Данные в DataReg и FIFO фильтруются ФВЧ и ФНЧ LPF2.

Таблица 36. Установка конфигурации INT_SEL

Hpen INT_SEL1 INT_SEL0 Описание
x 0 0

Для генерирования прерывания используются нефильтрованные данные.

x 0 1 Для генерации прерывания используются данные, прошедшие через ФВЧ.
0 1 x

Для генерации прерывания используются данные, прошедшие через ФНЧ.

1 1 x Для генерации прерывания используются данные, прошедшие через ФВЧ и ФНЧ.

7.7. REFERENCE/DATACAPTURE (25h)

Таблица 37. Регистр REFERENCE

L3G4200D-reg-REFERENCE

Таблица 38. Описание битов регистра REFERENCE

Ref7-Ref0 Образцовое значение для генерирования прерывания. Значение по умолчанию 0.

7.8. OUT_TEMP (26h)

Таблица 39. Регистр OUT_TEMP

L3G4200D-reg-OUT TEMP

Таблица 40. Описание битов регистра OUT_TEMP

Temp7-Temp0 Данные температуры.

7.9. STATUS_REG (27h)

Таблица 41. Регистр STATUS_REG

L3G4200D-reg-STATUS REG

Таблица 42. Описание битов регистра STATUS_REG

ZYXOR Потеря (переполнение) данных (data overrun) по осям X, Y, Z. Значение по умолчанию 0 (0: не было переполнения, 1: новые данные перезаписали старые, причем старые данные еще не были считаны).
ZOR Потеря (переполнение) данных (data overrun) по оси Z. Значение по умолчанию 0 (0: не было переполнения, 1: новые данные перезаписали старые, причем старые данные еще не были считаны).
YOR Потеря (переполнение) данных (data overrun) по оси Y. Значение по умолчанию 0 (0: не было переполнения, 1: новые данные перезаписали старые, причем старые данные еще не были считаны).
XOR Потеря (переполнение) данных (data overrun) по оси X. Значение по умолчанию 0 (0: не было переполнения, 1: новые данные перезаписали старые, причем старые данные еще не были считаны).
ZYXDA Доступны новые данные по осям X, Y, Z. Значение по умолчанию 0 (0: новых данных пока нет, 1: доступны новые данные).
ZDA Доступны новые данные по оси Z. Значение по умолчанию 0 (0: новых данных пока нет, 1: доступны новые данные).
YDA Доступны новые данные по оси Y. Значение по умолчанию 0 (0: новых данных пока нет, 1: доступны новые данные).
XDA Доступны новые данные по оси X. Значение по умолчанию 0 (0: новых данных пока нет, 1: доступны новые данные).

7.10. OUT_X_L (28h), OUT_X_H (29h)

Угловые данные ускорения по оси X. Значение представлено как число со знаком в формате дополнения до 2.

7.11. OUT_Y_L (2Ah), OUT_Y_H (2Bh)

Угловые данные ускорения по оси Y. Значение представлено как число со знаком в формате дополнения до 2.

7.12. OUT_Z_L (2Ch), OUT_Z_H (2Dh)

Угловые данные ускорения по оси Z. Значение представлено как число со знаком в формате дополнения до 2.

7.13. FIFO_CTRL_REG (2Eh)

Таблица 43. Регистр FIFO_CTRL_REG

L3G4200D-reg-FIFO CTRL_REG

Таблица 44. Описание битов регистра FIFO_CTRL_REG

FM2-FM0 Выбор режима работы FIFO. Значение по умолчанию 00 (см. таблицу 45).
WTM4-WTM0 Порог уровня заполнения FIFO (watermark).

Таблица 45. Конфигурация режима FIFO

FM2 FM1 FM0 Описание
0 0 0

Режим bypass (без FIFO).

0 0 1 Режим FIFO.
0 1 0

Потоковый режим (stream mode).

0 1 1 Режим Stream-to-FIFO.
1 0 0 Режим Bypass-to-Stream.

7.14. FIFO_SRC_REG (2Fh)

Таблица 46. Регистр FIFO_SRC_REG

L3G4200D-reg-FIFO SRC_REG

Таблица 47. Описание битов регистра FIFO_SRC_REG

WTM Статус уровня заполнения (0: FIFO заполнен меньше, чем уровень WTM, 1: уровень заполнения равен или выше WTM).
OVRN Бит состояния переполнения (overrun, 0: FIFO не полностью заполнен, 1: FIFO заполнен полностью).
EMPTY Бит, означающий пустоту FIFO (0: FIFO не пуст, 1: FIFO пуст).
FSS4-FSS1 Сохраненный уровень данных FIFO.

7.15. INT1_CFG (30h)

Таблица 48. Регистр INT1_CFG

L3G4200D-reg-INT1 CFG

Таблица 49. Описание битов регистра INT1_CFG

AND/OR Выбор комбинации И/ИЛИ для событий прерывания. Значение по умолчанию 0 (0: для событий прерывания используется комбинация ИЛИ, OR; 1: для событий прерывания используется комбинация И, AND).
LIR Защелкивание запроса прерывания (Latch Interrupt Request). Значение по умолчанию 0 (0: запрос прерывания не запоминается, 1: запрос прерывания запоминается). Очищается чтением регистра INT1_SRC.
ZHIE Разрешение генерации прерывания при событии Z high. Значение по умолчанию 0 (0: запрет прерывания, 1: разрешение прерывания, когда измеренный уровень ускорения выше, чем предустановленный порог).
ZLIE Разрешение генерации прерывания при событии Z low. Значение по умолчанию 0 (0: запрет прерывания, 1: разрешение прерывания, когда измеренный уровень ускорения меньше, чем предустановленный порог).
YHIE Разрешение генерации прерывания при событии Y high. Значение по умолчанию 0 (0: запрет прерывания, 1: разрешение прерывания, когда измеренный уровень ускорения выше, чем предустановленный порог).
YLIE Разрешение генерации прерывания при событии Y low. Значение по умолчанию 0 (0: запрет прерывания, 1: разрешение прерывания, когда измеренный уровень ускорения меньше, чем предустановленный порог).
XHIE Разрешение генерации прерывания при событии X high. Значение по умолчанию 0 (0: запрет прерывания, 1: разрешение прерывания, когда измеренный уровень ускорения выше, чем предустановленный порог).
XLIE Разрешение генерации прерывания при событии X low. Значение по умолчанию 0 (0: запрет прерывания, 1: разрешение прерывания, когда измеренный уровень ускорения меньше, чем предустановленный порог).

7.16. INT1_SRC (31h)

Конфигурационный регистр для источника прерывания.

Таблица 50. Регистр INT1_SRC

L3G4200D-reg-INT1 SRC

Таблица 51. Описание битов регистра INT1_SRC

IA Активное прерывание (Interrupt Active). Значение по умолчанию 0 (0: не было сгенерировано прерывание, 1: сгенерировано одно или большее количество прерываний).
ZH Z high. Значение по умолчанию 0 (0: нет прерывания, 1: произошло прерывание от высокого уровня ускорения по оси Z).
ZL Z low. Значение по умолчанию 0 (0: нет прерывания, 1: произошло прерывание от низкого уровня ускорения по оси Z).
YH Y high. Значение по умолчанию 0 (0: нет прерывания, 1: произошло прерывание от высокого уровня ускорения по оси Y).
YL Y low. Значение по умолчанию 0 (0: нет прерывания, 1: произошло прерывание от низкого уровня ускорения по оси Y).
XH X high. Значение по умолчанию 0 (0: нет прерывания, 1: произошло прерывание от высокого уровня ускорения по оси X).
XL X low. Значение по умолчанию 0 (0: нет прерывания, 1: произошло прерывание от низкого уровня ускорения по оси X).

Регистр, обозначающий источник прерывания, только для чтения. Чтение по этому адресу очищает бит IA регистра INT1_SRC (также сбрасывает возникающий по событию сигнал на ножке INT1), и позволяет обновить данные в регистре INT1_SRC, если выбрана опция с защелкиванием данных.

7.17. INT1_THS_XH (32h)

Таблица 52. Регистр INT1_THS_XH

L3G4200D-reg-INT1 THS_XH

Таблица 53. Описание битов регистра INT1_THS_XH

THSX14-THSX9 Порог прерывания. Значение по умолчанию 00000000.

7.18. INT1_THS_XL (33h)

Таблица 54. Регистр INT1_THS_XL

L3G4200D-reg-INT1 THS_XL

Таблица 55. Описание битов регистра INT1_THS_XL

THSX7-THSX0 Порог прерывания. Значение по умолчанию 00000000.

7.19. INT1_THS_YH (34h)

Таблица 56. Регистр INT1_THS_YH

L3G4200D-reg-INT1 THS_YH

Таблица 57. Описание битов регистра INT1_THS_YH

THSY14-THSY9 Порог прерывания. Значение по умолчанию 00000000.

7.20. INT1_THS_YL (35h)

Таблица 58. Регистр INT1_THS_YL

L3G4200D-reg-INT1 THS_YL

Таблица 59. Описание битов регистра INT1_THS_YL

THSY7-THSY0 Порог прерывания. Значение по умолчанию 00000000.

7.21. INT1_THS_ZH (36h)

Таблица 60. Регистр INT1_THS_ZH

L3G4200D-reg-INT1 THS_ZH

Таблица 61. Описание битов регистра INT1_THS_ZH

THSZ14-THSZ9 Порог прерывания. Значение по умолчанию 00000000.

7.22. INT1_THS_ZL (37h)

Таблица 62. Регистр INT1_THS_ZL

L3G4200D-reg-INT1 THS_ZL

Таблица 63. Описание битов регистра INT1_THS_ZL

THSZ7-THSZ0 Порог прерывания. Значение по умолчанию 00000000.

7.23. INT1_DURATION (38h)

Таблица 64. Регистр INT1_DURATION

L3G4200D-reg-INT1 DURATION

Таблица 65. Описание битов регистра INT1_DURATION

D6-D0 Значение длительности. Значение по умолчанию 0000000. Устанавливают минимальную распознаваемую длительность события прерывания. Шаги длительности и максимальные значения зависят от выбранного ODR.
WAIT Разрешение ожидания. Значение по умолчанию 0 (0: запрет, 1: разрешение). Означает следующее: Wait 0: прерывание возникает немедленно, если сигнал пересекает выбранный порог, Wait 1: если сигнал пересекает выбранный порог, прерывание срабатывает только после того, как будет отсчитано заданное количество выборок (записано в биты D6 .. D0 регистра INT1_DURATION) на выбранной скорости данных ODR.

L3G4200D-Wait-disabled-fig20

Рис. 20. Wait запрещен

L3G4200D-Wait-enabled-fig21

Рис. 21. Wait разрешен

[8. Информация об используемом корпусе]

Чтобы удовлетворить разным эксплуатационным требованиям, компания ST предоставляет L3G4200D в различных вариантах корпусов ECOPACK®. Параметры ECOPACK®, определение требований и статус производства доступны на сайте www.st.com [1]. ECOPACK является торговой маркой компании ST.

L3G4200D-LGA-16-mechanical-data-fig22

Рис. 22. LGA-16: механические данные и размеры корпуса

Размер mm LGA-16L-Pkg
Min. Typ. Max.
A1 1.100
A2 0.855
A3 0.200
d 0.300
D1 3.850 4.000 4.150
E1 3.850 4.000 4.150
L2 1.950
M 0.100
N1 0.650
N2 0.975
P1 1.750
P2 1.525
T1 0.400
T2 0.300
k 0.050

[Словарик]

ASIC application-specific integrated circuit, интегральная схема специального назначения. Относится к внутреннему аппаратному устройству микросхемы.

CMOS Complementary metal–oxide–semiconductor, технология производства интегральных полупроводниковых микросхем.

dps degree per second, сколько градусов в секунду - единица измерения угловой скорости.

ECOPACK® добровольная стратегическая программа компании ST, начатая в 2000 году для того, чтобы удалить загрязнение и опасные вещества от всех производственных линий. Это краеугольный камень в стратегии компании ST с целью быть лидером в переходе к безвредной для окружающей среды упаковке деталей и микросхем. В контексте этой программы ST развивает технические решения мирового класса - разработанные, чтобы прогрессивно удалить тяжелые металлы и галогены из производства.

ESD Electrostatic discharge - разряд статического электричества.

FIFO стек памяти (буфер), работающий по принципу первый вошел, первый вышел (First Input, First Output, FIFO).

Green зеленый, обозначает удовлетворение стандартам экологичности производства.

I2C стандартный последовательный интерфейс, часто применяемый в бытовой и промышленной аппаратуре.

LSB, MSB least significant bit (самый младший бит), most significant bit (самый старший бит).

MEMS Micro-Electro-Mechanical Systems, микроэлектронные механические системы - общее обозначение технологий, созданных для миниатюризации электромеханических элементов радиоаппаратуры.

MMI man-machine interface - интерфейс взаимодействия между человеком и машиной.

PLL, phase locked loop - ФАПЧ, фазовая автоподстройка частоты.

RoHS Restriction of Hazardous Substances - директива, ограничивающая содержание вредных веществ, была принята Европейским союзом в феврале 2003 года.

SAD Slave ADdress, адрес подчиненного устройства на шине I2C.

SPI стандартный последовательный интерфейс, распространенный для подключения внешних микросхем к микроконтроллерам.

ФНЧ, LPF, ФВЧ, HPF фильтры низких частот (Low Pass Filter) и высоких частот (High Pass Filter).

[Ссылки]

1. L3G4200D site:st.com.
2. Выбор и использование датчиков движения на основе МЭМС site:russianelectronics.ru.
3. L3G4200D Breakout: переходная плата для трехосевого гироскопа.

 

Добавить комментарий


Защитный код
Обновить

Top of Page