| ILI9325: контроллер графики TFT LCD 240x320 |
|
| Добавил(а) microsin | |||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
|
ILI9325 это однокристальный контроллер/драйвер (System-on-Chip, SoC) для TFT LCD дисплея разрешением 240x320 точек, с поддержкой RGB палитры 262144 цветов. Он состоит из 720-канального драйвера источника тока, 320-каналов управляющих ключей, 172800 байт для данных графики 240RGBx320 точек и схемы питания. Для подключения к управляющему микроконтроллеру у ILI9325 есть 4 вида системных интерфейсов. Это параллельный интерфейс стиля i80 MPU (с шириной шины данных 8, 9, 16, 18 бит), интерфейс VSYNC (системный интерфейс + VSYNC, внутренние такты, DB[17:0]), последовательный интерфейс SPI и RGB 6-, 16-, 18-разрядный интерфейс (DOTCLK, VSYNC, HSYNC, ENABLE, DB[17:0]). В режиме интерфейса RGB и интерфейса VSYNC комбинированное использование функции записи в высокоскоростное RAM и функции адресации окна позволяет дисплею сдвинуть картинку в позицию, указанную пользователем, и одновременно отображать картинку в других областях экрана. Это дает возможность оптимизировать передачи данных по шине и снизить энергопотребление. В режиме интерфейса VSYNC работа экрана синхронизирована с внешними тактами, кроме синхронизации кадра (frame), когда работа синхронизируется сигналом VSYNC. Отображаемые данные записываются во внутреннее GRAM через системный интерфейс. В этом случае есть ограничения на скорость и метод записи данных во внутреннее ОЗУ (см. далее описание режима VSYNC). ILI9325 позволяет переключаться между внешним интерфейсом экрана и системным интерфейсом специальной инструкцией, чтобы выбрать оптимальный интерфейс для определенного вида отображаемой картинки (и/или перемещения графики на экране). Интерфейс RGB, путем записи всех отображаемых данных во внутреннее ОЗУ, позволяет перемещать данные на экран только когда обновляется кадр изменяющегося изображения, позволяя снизить энергопотребление при отображении видео. ILI9325 может работать с уровнями ввода/вывода 1.65V, и содержит встроенную схему формирования уровней напряжения для управления матрицей LCD. ILI9325 также поддерживает функцию отображения картинки в 8 цветах и режим сна (sleep mode), давая возможность точно программно управлять потребляемой мощностью, и эти возможности делают драйвер ILI9325 идеальным решением для портативных электронных устройств, таких как сотовые телефоны, смартфоны, PDA, PMP, где очень важны требования к увеличению времени работы от батареи. Основные возможности и функции контроллера: • Однокристальное решение для дисплея QVGA TFT LCD. Напряжения управления LCD: • Питание Source/VCOM Блок-схема контроллера:
Примечание: в столбце I/O показано направление сигнала: I вход, O выход, I/O двунаправленный сигнал. Таблица 1. Спецификация питания LCD.
[Системный интерфейс ILI9325] ILI9325 поддерживает высокоскоростные интерфейсы: стиля i80 (параллельна шина 8, 9, 16, 18 бит) и SPI. Режим интерфейса выбирается при включении питания с помощью выводов IM[3:0]. Таблица состояния выводов IM3, IM2, IM1, IM0 и соответствующие режимы интерфейса:
У ILI9325 есть 16-битный индексный регистр (IR), 18-битный регистр записи данных (WDR) и 18 битный регистр чтения данных (RDR). Регистр IR предназначен для сохранения индексной информации из регистров управления и внутреннего ОЗУ (GRAM). Регистр WDR предназначен для временного сохранения данных для записи в регистры управления и внутреннее GRAM. Регистр RDR служит временным хранилищем для данных, прочитанных из GRAM. Записываемые данные из управляющего микроконтроллера (MPU), предназначенные для записи во внутреннее GRAM, сначала записываются в WDR, и затем автоматически, внутренней операцией переносятся в GRAM. Дата из внутреннего GRAM читаются через RDR. Таким образом, при первом чтении данных из ILI9325 GRAM будут прочитаны неправильные данных. Достоверные данные будут прочитаны после выполнения второй операции чтения ILI9325. Регистры записываются последовательно, по мере выполнения команд. Система выбора регистров интерфейса i80 с параллельной шиной 8, 9, 16, 18 бит:
Система выбора регистров интерфейса SPI:
Системный интерфейс ILI9325 предназначен для чтения / записи регистров управления и отображения данных в (GRAM), и интерфейс RGB предназначен для отображения видео. Пользователь может выбрать оптимальный интерфейс для отображения изменяющейся или постоянной картинки для эффективного обмена данными. Все отображаемые данные сохраняются в GRAM, что позволяет уменьшить затраты на обновление изображения - можно передавать только те данные, что должны быть обновлены. Пользователь может обновлять только области GRAM bс помощью функции адресации окна. Также у ILI9325 есть RGB-интерфейс и VSYNC-интерфейс для отображения движущейся картинки без мерцания экрана. В режиме RGB-интерфейса отображение записанных в GRAM данных управляется сигналам ENABLE, VSYNC, HSYNC, DOTCLK и шиной данных DB[17:0]. [Параллельный RGB-интерфейс] ILI9325 поддерживает интерфейс RGB и интерфейс VSYNC в качестве внешнего интерфейса для отображения и перемещения картинки. Когда выбран интерфейс RGB, работа дисплея синхронизируется с внешними сигналами VSYNC, HSYNC и DOTCLK. В режиме интерфейса RGB данные (DB17-0) записываются синхронно с этими сигналами, в соответствии с полярностью сигнала разрешения (ENABLE), чтобы избежать искажения картинки и мерцания при обновлении данных экрана. Счетчик адреса (AC). Это регистр, который дает адрес внутреннего GRAM. Когда в IR записан индекс для установки адреса ОЗУ, эта информация адреса отправляется из IR в AC. По мере записи данных во внутреннее GRAM, адрес в AC автоматически обновляется путем добавления или вычитания 1. Функция адресации окна позволяет записывать данные только в прямоугольную область GRAM, которую пользователь выбирает произвольно. Графическое ОЗУ (Graphics RAM, GRAM). Это оперативная память из 172820 байт (240 x 320 x 18 / 8), которая хранит растр картинки экрана. Цветовое разрешение составляет 18 бит на точку. Генератор напряжения управления яркостью. Для отображения 262144 цветов этот блок формирует напряжение для LCD в соответствии с данными уровня серого, установленными в регистре гамма-коррекции. Контроллер интервалов времени. Этот блок формирует сигналы для работы внутренних схем. Интервалы времени операций с экраном, таких как чтение GRAM, формируются таким образом, чтобы на них не влияли операции доступа со стороны внешнего микроконтроллера. Генератор тактов (OSC). В ILI9325 есть встроенный RC-генератор. Частота кадров (frame rate) настраивается с помощью установки специального регистра. Драйвер LCD. Схема драйвера LCD контроллера ILI9325 состоит из 720-канального драйвера тока (S1 .. S720) и 320-канального драйвера ключей (G1 .. G320). Точка экрана фиксируются при вводе 720-го бита данных. Зафиксированные данные управляют драйвером тока и генерируют форму сигнала управления. Драйвер ключей для сканирования выводит уровни либо VGH, либо VGL. Направление сдвига 720 выходов драйвера тока устанавливается битом SS и направление сдвига выходов ключей устанавливается битом GS. Режим сканирования драйвера ключей устанавливается битом SM. Эти биты позволяют установить подходящий для LCD метод сканирования. Схема питания драйвера LCD. Этот узел формирует уровни напряжения VREG1OUT, VGH, VGL и Vcom для управления LCD. ILI9325 работает в одном из 4 режимов. Режим отображения можно переключить через регистр управления. При переключении из одного режима в другой следуйте последовательности, описанной в секциях интерфейсов RGB и VSYNC.
Примечания: (1) Регистры устанавливаются только через системный интерфейс или SPI.
Рис. 1. Соединения через системный интерфейс и RGB-интерфейс. Интерфейс ввода. Ниже показаны системные интерфейсы, доступные для ILI9325. Интерфейс выбирается установкой выводов IM[3:0] (см. выше таблицу состояния выводов IM3, IM2, IM1, IM0). Системный интерфейс используется для установки регистров и доступа к GRAM. Системный интерфейс i80/18-бит. Этот тип интерфейса выбирается установкой 1010 сигналов IM[3:0].
Рис. 2. Формат данных 18-битного системного интерфейса. Системный интерфейс i80/16-бит. Этот тип интерфейса выбирается установкой 0010 сигналов IM[3:0]. 262K или 65K цветов можно отображать через 16-битный интерфейс MPU. Когда отображаются 262K цветов, для 16-битного интерфейса нужно осуществлять две пересылки (1-я передает 2 бита и 2-я 16 бит, или 1-я 16 бит и вторая 2 бита).
Рис. 3. Формат данных 16-битного системного интерфейса i80. Системный интерфейс i80/9-бит. Этот тип интерфейса выбирается установкой 1011 сигналов IM[3:0], и для передачи данных используются выводы DB17..DB9. Когда записывается 16-битный регистр, данные делятся на старший байт (передаваемый через 8 бит, младший бит не используется) и младший байт, старший байт передается первым. Отображаемые данные также делятся на старший байт (9 бит) и младший байт, старший байт также передается первым. Не используемые выводы DB[8:0] должны быть подтянуты к GND.
Рис. 4. Формат данных 9-битного системного интерфейса. Системный интерфейс i80/8-бит. Этот тип интерфейса выбирается установкой 0011 сигналов IM[3:0], и для передачи данных используются выводы DB17..DB10. Когда записывается 16-битный регистр, данные делятся на старший байт и младший байт, старший байт передается первым. Отображаемые данные также делятся на старший байт (8 бит) и младший байт, старший байт также передается первым. Не используемые выводы DB[9:0] должны быть подтянуты к GND.
Рис. 5. Формат данных 8-битного системного интерфейса i80. Синхронизация передачи данных в режиме 8/9-битного интерфейса. ILI9325 поддерживает функцию синхронизации передачи данных для сброса верхнего и нижнего счетчиков, которые считают количество передач старшего и младшего байт в режиме 8/9-бит интерфейса. Если произошло расхождение в количестве передач старшего и младшего байт из-за шума и других причин, регистр 00h записывается последовательно 4 раза, чтобы сбросить верхний и нижний счетчики, и передача данных перезапустится со старшего байта. Эта функция синхронизации эффективно предотвращает ошибку отображения, если периодически сбрасывать верхний и нижний счетчики.
Рис. 6. Синхронизация передачи данных для системного интерфейса 8/9-бит. [Интерфейс SPI] SPI выбирается установкой ножек IM[3:0] в уровни 010x. В режиме SPI используются ножка выборки chip select (nCS), вывод тактов данных (SCL), вывод входа последовательных данных данных (SDI) и вывод выхода последовательных данных (SDO). Вывод ID устанавливает младший бит кода идентификации. Выводы DB[17:0], которые в этом режиме не используются, должны быть подтянуты к GND. Работа SPI разрешается по спаду уровня nCS и передача данных заканчивается по фронту нарастания nCS. Начальный байт передается для запуска транзакции, и в этом байте передается информация о чтении или записи, и информация RS. Когда начальный байт корректен, последующие данные принимаются контроллером ILI9325. Седьмой бит начального байта это бит RS. Когда RS = 0, будет выполнена операция записи индекса или операция чтения статуса. Когда RS = 1, то выполняется либо операция записи регистра, либо операция чтения/записи ОЗУ. Восьмой бит начального байта используется для выбора операции чтения или записи (бит R/W). Данные записываются, когда бит R/W = 0, и вычитываются, когда бит R/W = 1. После приема стартового байта ILI9325 начнет передавать или принимать данные по байтам, каждый байт передается, начиная со старшего бита (MSB). Все регистры ILI9325 16-битные, и для каждого регистра сначала передается старший байт, за ним младший. В режиме SPI при чтении необходима операция пустого чтения (dummy read) 5 байт, и достоверные достоверные данные начинают поступать начиная с 6-го байта. Формат стартового байта:
Примечания: значение бита ID выбирается установкой уровня вывода IM0/ID. В таблице указана не разрядность бит, а их номер в порядке появления (1, 2, .., 8). Функция бит RS и R/W:
Рис. 7. Формат данных интерфейса SPI. (a) Базовая передача данных через SPI:
(b) Последовательная передача данных через SPI:
Примечание: первый байт после стартового всегда передает старшие 8 бит. (c) Передача чтения данных GRAM:
Примечание: после стартового байта требуется прочитать 5 ничего не значащих байт (Dummy read n), которые содержат недостоверные данные. (d) Передача чтения статуса / регистров:
Примечание: после стартового байта нужно прочитать один пустой байт (dummy data read). Рис. 8. Диаграммы передачи данных через SPI. (e) Базовая передача данных через SPI:
(f) Передача записи данных в GRAM:
(g) Передача чтения данных из GRAM:
Примечание: после стартового байта нужно прочитать 5 пустых байт (dummy read). Рис. 9. Диаграммы передачи данных через SPI при TRI=1 и DFM=10. [Интерфейс VSYNC] ILI9325 поддерживает интерфейс VSYNC в синхронизации с сигналом синхроимпульса кадра VSYNC, чтобы отображать движущуюся картинку (видео) через системный интерфейс i80. Когда для отображения видео выбран интерфейс VSYNC, минимальная скорость обновления GRAM ограничена интерфейсом VSYNC (данные картинки нужно успеть передать за время периода частоты кадров). Интерфейс VSYNC выбирается уровнями DM[1:0] = 10 и RM = 0.
Рис. 10. Передача данных через интерфейс VSYNC. В режиме VSYNC работа дисплея синхронизирована с внутренней частотой и входом VSYNC, и частота смены кадров (frame rate) определяется частотой синхроимпульсов VSYNC. Все данные дисплея сохраняются в GRAM, чтобы минимизировать общие пересылки, необходимые для отображения изменяющейся картинки.
Рис. 11. Передача изменяющейся картинки через интерфейс VSYNC.
Рис. 12. Работа через интерфейс VSYNC. Ограничение по минимальной скорости записи данных во внутреннюю память GRAM через системный интерфейс вычисляется по следующей формуле: fosc = Fframe * (NL + FP + BP) * RTN * Ffl Здесь смысл переменных следующий: fosc Внутренняя частота тактов, Гц FminRAM = 240 * NL / ((BP + NL - границы) * 16 (тактов) * 1/fosc) Здесь FminRAM это минимальная скорость записи в GRAM, Гц. Примечание: когда операция записи в GRAM не началась в момент спада уровня VSYNC, то также необходимо учитывать время от спада VSYNC до начала операции записи в GRAM. Ниже приведен пример расчета минимальной скорости записи в GRAM и внутренней тактовой частоты в режиме интерфейса VSYNC. Исходные данные: Размер экрана 240 RGB x 320 строк Внутренняя частота тактов, Гц: fosc = 60 x [320+ 2 + 14] x 16 тактов x (1.1/0.9) = 394 кГц Примечание: при вычислении внутренней тактовой частоты нужно учитывать возможный её уход (Frequency fluctuation). В вышеприведенном примере вычисления внутренней частоты кадров принимается вариация в пределах границ ±10%. Этот уход частоты возможен из-за различий в условиях техпроцесса LSI, из-за изменений температуры, из-за разброса номиналов внешних резисторов и из-за изменений напряжения питания VCI. Минимальная скорость записи в GRAM: FminRAM = 240 x 320 x 394 кГц / ((14 + 320 – 2)строк x 16 тактов) = 5.7 МГц. Получившееся теоретическое значение вычислено для условий, когда запись данных в GRAM ILI9325 начинается в момент спада уровня VSYNC. Требуется как минимум интервал из 2 строк между физической строкой дисплея и адресом строки GRAM, куда осуществляется запись. Скорость записи в GRAM 5.7 МГц или выше гарантирует завершение операции записи в GRAM до того, как ILI9325 начнет отображать данные на экране, что позволяет обновлять всю картинку на экране без мерцания и искажения изображения. Замечания по использованию интерфейса VSYNC: 1. Должно удовлетворяться условие минимальной скорости записи в GRAM, с учетом возможного изменения внутренней тактовой частоты.
Рис. 13. Переходы между режимами VSYNC режимами использования внутренних тактов. Примечание: при установке бит регистра DM, RM ввод VSYNC вступает в действие после периода времени прохождения больше одного кадра. [Интерфейс RGB] Режим интерфейса RGB выбирается установкой бит RIM[1:0] по следующей таблице. 18-бит интерфейс RGB (262K цветов):
16-бит интерфейс RGB (65K цветов):
6-бит интерфейс RGB (262K цветов):
Рис. 14. Формат данных интерфейса RGB. Работа дисплея в режиме RGB синхронизируется с сигналами VSYNC, HSYNC и DOTCLK. Интерфейс RGB передает обновленные данные в GRAM функцией высокоскоростной записи, и область обновления определяется функцией адресации окна. Для установки интервалов времени интерфейса RGB используются количества строк начала кадра (Front porch) и конца кадра (Back porch).
Рис. 15. Доступ к области GRAM через интерфейс RGB. Примечание: Период front porch продолжается до следующего ввода VSYNC. Во время операции доступа подаются входные такты DOTCLK. Предоставляемые параметры импульсов VSYNC, HSYNC и DOTCLK по частоте должны удовлетворять требованиям разрешающей способности панели LCD.
Рис. 16. Диаграмма сигналов в режиме интерфейса RGB 18-/16-бит. VLW: VSYNC low (период лог. 0 синхроимпульса вертикальной развертки)
Рис. 17. Диаграмма сигналов в режиме интерфейса RGB 6-бит. VLW: VSYNC low (период лог. 0 синхроимпульса вертикальной развертки) Примечания: в режиме 6-бит интерфейса RGB каждый цвет точки (R, G и B) передается синхронно с тактами DOTCLK. Набор тактов VSYNC, HSYNC и ENABLE по длительности должен нацело делиться на 3 такта DOTCLK. Изменяющаяся картинка. RGB-интерфейс ILI9325 имеет возможность отображать изменяемую область экрана в памяти GRAM со следующими преимуществами: • Определена функция адресации окна для обновления области GRAM. Доступ к GRAM через системный интерфейс в режиме интерфейса RGB. ILI9325 позволяет осуществлять доступ к GRAM через системный интерфейс в режиме интерфейса RGB. При этом данные записываются во внутреннюю память GRAM синхронно с сигналами DOTCLK и ENABLE. Когда данные записываются во внутреннюю память GRAM через системный интерфейс, ENABLE устанавливается для завершения интерфейса RGB и переключения в системный интерфейс, чтобы обновить регистры (RM = 0) и "постоянную" область картинки в GRAM. Когда перезапускается доступ к RAM в режиме интерфейса RGB, ожидают один цикл чтения/записи и затем устанавливают RM = 1 и индексный регистр в R22h, чтобы начать доступ к GRAM через интерфейс RGB. Если конфликтуют два интерфейса при доступе к GRAM, нет гарантии, что данные будут записаны во внутреннюю память GRAM. На следующем рисунке показана работа ILI9325 при отображении картинки через интерфейс RGB и перезапись "постоянной" области памяти через системный интерфейс.
Рис. 18. Пример обновления "постоянной" и изменяющейся картинки на экране. 6-битный интерфейс RGB. Этот режим интерфейса RGB выбирается установкой бит RIM[1:0] в 10. Работа дисплея синхронизируется сигналами VSYNC, HSYNC и DOTCLK. Отображаемые данные передаются во внутреннюю память GRAM синхронно работой экрана через 6-разрядную шину данных RGB (DB[17:12]), в соответствии с сигналом разрешения данных (ENABLE). Не используемые выводы (DB[11:0]) должны быть притянуты к постоянному уровню GND. Регистры можно устанавливать через системный интерфейс (i80/SPI).
Синхронизация передачи данных в режиме 6-битного интерфейса RGB. У ILI9325 есть счетчики передач данных для подсчета первой, второй и третьей передач данных в режиме интерфейса 6-bit RGB. Счетчик передач всегда сбрасывается в состояние первой передачи данных по спаду уровня сигнала VSYNC. Если произойдет несовпадение в количестве каждой из передач, то счетчик сбросится в состояние первой передачи данных в момент начала кадра (т. е. на спаде VSYNC) для перезапуска на следующем кадре передачи данных в правильном порядке. Эта функция целесообразна для отображения меняющейся картинки, которая требует последовательных передач данных в свете минимизации эффектов от ошибочных передач данных и для того, чтобы система могла вернуться к своему нормальному состоянию. Обратите внимание, что внутренняя работа дисплея выполняется в единицах пикселей (RGB: берутся 3 входа DOTCLK). Соответственно количество входов DOTCLK в периоде одного кадра должно делиться на 3 для выполнения полной корректной передачи данных. Иначе это повлияет на отображение текущего и следующего кадра.
16-битный интерфейс RGB. Этот режим выбирается установкой бит RIM[1:0] в состояние 01. Работа дисплея синхронизируется сигналами VSYNC, HSYNC и DOTCLK. Отображаемые данные передаются во внутреннюю память GRAM синхронно с работой дисплея через 16-битную шину данных RGB (DB17-13, DB11-1) в соответствии с сигналом разрешения данных (ENABLE). Регистры устанавливаются только через системный интерфейс. 16-битный интерфейс RGB (65K цветов):
18-битный интерфейс RGB. Этот режим выбирается установкой бит RIM[1:0] в состояние 00. Работа дисплея синхронизируется сигналами VSYNC, HSYNC и DOTCLK. Отображаемые данные передаются во внутреннюю память GRAM синхронно с работой дисплея через 18-битную шину данных RGB (DB17:0) в соответствии с сигналом разрешения данных (ENABLE). Регистры устанавливаются только через системный интерфейс. 18-битный интерфейс RGB:
1. Следующие функции недоступны в режиме ввода через интерфейс RGB (в сравнении с системным интерфейсом i80):
2. Должны быть предоставлены периодические сигналы VSYNC, HSYNC и DOTCLK. 3. Периоды, установленные битами NO[1:0] (период не перекрытия выходов ключей), битами STD[1:0] (период задержки выходов источников тока) и битами EQ[1:0] (период регулирования), основаны не на внутренней тактовой частоте, а на частоте DOTCLK. 4. В режиме 6-битного интерфейса RGB каждая точка RGB передается синхронно с входом DOTCLK. Другими словами, для передачи одной точки проходит 3 входных импульса DOTCLK. В режиме 6-битного интерфейса RGB необходимо гарантировать целостную передачу данных в единицах 3 импульсов DOTCLK. 5. В режиме 6-битного интерфейса RGB данные одной точки, которая состоит из точек RGB, передаются в единицах 3 DOTCLK. Соответственно установите цикл каждого сигнала в режиме 6-битного интерфейса (VSYNC, HSYNC, ENABLE, DB[17:0]), чтобы происходило нацело делящееся на 3 количество вводов DOTCLK в единицах точек. 6. Когда происходит переключение из внутреннего режима работы (внутреннее тактирование) в режим ввода через интерфейс RGB (или наоборот), следуйте последовательности, показанной на рис. 19.
Рис. 19. Переключение между режимами внутреннего тактирования и интерфейсом RGB. 7. В режиме интерфейса RGB, период front porch продолжается до момента появления следующего синхроимпульса VSYNC после отрисовки одного кадра. 8. В режиме интерфейса RGB адрес ОЗУ (AD[15:0]) устанавливает адрес счетчика каждого кадра на каждом спаде уровня синхроимпульса VSYNC.
Рис. 20. Доступ к GRAM между системным интерфейсом и интерфейсом RGB. Ниже показаны диаграммы сигналов управления панели LCD в режиме внутреннего тактирования и в режимах RGB.
Рис. 21. Взаимосвязь между сигналами интерфейса RGB и управляющими сигналами панели LCD. [Описание регистров] Доступ к регистрам. ILI9325 адаптирует архитектуру интерфейса 18-битной шины для высокопроизводительного микропроцессора. Все функциональные блоки ILI9325 начинают работать после приема корректной инструкции от внешнего микропроцессора. Инструкция приходит через 18-, 16-, 9-, или 8-битный интерфейс. Индексный регистр (IR) хранит адрес регистра, в который будут записана инструкция и отображаемые данные. Сигнал выбора регистра (RS), сигналы чтения/записи (nRD/nWR) и шина данных D17-0 используются для чтения/записи инструкций и данных из/в ILI9325. Регистры ILI9325 делятся по следующим групповым категориям. 1. Установка индексного регистра (IR). Обычно чаще всего обновляются отображаемые данные (содержимое GRAM), и поскольку ILI9325 может автоматически обновить внутренний адрес GRAM, пока данные записываются во внутреннюю память GRAM, и есть возможность минимизации передачи данных при использовании функции адресации окна, снижается нагрузка по передаче данных на микропроцессор. Как показано на рисунках ниже, способ доступа данных к битам 16-разрядных регистров (D[15:0]) изменяется в зависимости от используемого интерфейса. Управляйте регистрами в соответствии со следующим форматом передачи данных. Доступ к регистру через SPI:
Рис. 22. Установка регистра через SPI. Системная 18-битная шина данных интерфейса i80/M68:
Системная 16-битная шина данных интерфейса i80/M68:
Системная 9-битная шина данных интерфейса i80/M68:
Системная 8-битная шина данных интерфейса i80/M68 / интерфейс SPI (2/3 передачи):
Рис. 23. Установка регистра через системный интерфейс i80. Интервалы времени записи регистра системного 18-/16-битного интерфейса i80:
Интервалы времени чтения регистра системного 18-/16-битного интерфейса i80:
Интервалы времени записи регистра системного 9-/8-битного интерфейса i80:
Интервалы времени чтения регистра системного 9-/8-битного интерфейса i80:
Рис. 24. Диаграммы чтения/записи интерфейса через системный интерфейс i80. Таблица инструкций ILI9325:
Важное замечание по доступу к регистрам: индексный регистр (Index Register, IR) записывается, когда сигнал RS = 0. Регистр кода устройства (ID code, R00h) работает только на чтение, и считывается при RS = 1. Остальные регистры (R01h .. RA5h) предназначены только для записи, и записываются при RS = 1.
Индексный регистр задает адрес регистра (R00h .. RFFh) или ячейки ОЗУ, к которым осуществляется доступ.
При чтении этого регистра будет возвращен код 9325h (1001 0011 0010 0101).
SS выбирает направление сдвига выходов драйвера тока. Когда SS = 0, направление сдвига от S1 до S720. Когда SS = 1, направление сдвига обратное от S720 до S1. В дополнение к установке направления сдвига SS и бит BGR требуется изменение назначения точек R, G, B для выводов драйвера тока. Когда изменяются биты SS или BGR, данные ОЗУ должны быть перезаписаны. SM устанавливает расположение выводов выходов драйвера в комбинации с битом GS (R60h) для выбора оптимального режима сканирования.
B/C 0: инверсия кадра/поля (Frame/Field), 1: инверсия строки. EOR EOR = 1 и B/C=1 устанавливают инверсию строки.
AM управляет направлением обновления GRAM. При AM = 0 адрес обновляется при записи в горизонтальном направлении. При AM = 1 адрес обновляется при записи в вертикальном направлении. Когда регистрами R50h .. R53h установлена область окна, обновляется только адресованная область GRAM, в соответствии с установками бит I/D[1:0] и AM. I/D[1:0] управляет счетчиком адреса (AC) для автоматического инкремента или декремента на 1, когда обновляется один пиксель данных экрана (см. рис. 25 ниже).
Рис. 25. Настройка направления доступа к GRAM. ORG перемещает оригинальный адрес для установки ID, когда задано адресное окно. Эта функция разрешена, когда запись данных области окна осуществляется высокоскоростной записью в ОЗУ (high-speed RAM write). ORG = 0: оригинальный адрес не перемещается. В этом случае указывается адрес для начала операции записи в соответствии с картой адресов GRAM внутри области адресованного окна. ORG = 1: оригинальный адрес 00000h перемещается в соответствии с установкой I/D[1:0]. Примечания: Когда ORG=1, только оригинальный адрес 00000h может быть установлен в регистрах установки адреса ОЗУ R20h и R21h. При операции чтения ОЗУ убедитесь, что установлено ORG=0. BGR меняет порядок записываемых данных R и B в памяти GRAM. BGR=0: для записи данных точки используется порядок цветов RGB. BGR=1: для записи данных точки используется порядок цветов BGR. TRI когда TRI = 1, данные перемещаются во внутреннее ОЗУ в режиме 8-бит x 3 через 8-битный интерфейс. Есть возможность отправлять данные через 16-битный интерфейс или SPI, что реализует отображение 262k цветов в комбинации с битами DFM. Когда эти режимы интерфейса не используются, гарантируйте установку TRI = 0. DFM устанавливает режим перемещения данных во внутреннее ОЗУ, когда TRI = 1. Для получения подробной информации см. рисунки ниже.
Рис. 26. Формат данных 16-битного системного интерфейса MPU.
Рис. 27. Формат данных 8-битного системного интерфейса MPU.
RSZ[1:0] устанавливает коэффициент масштабирования (resizing factor). Когда биты RSZ установлены для изменения размера картинки, ILI9325 записывает данные в соответствии с коэффициентом масштабирования, так что оригинальное изображение отображается по горизонтали и вертикали в соответствии с этим коэффициентом (см. "Функция масштабирования").
RCH[1:0] устанавливает количество оставшихся точек в горизонтальном направлении, когда изменяется размер картинки. Путем указания этого параметра данные могут передаваться без учета оставшихся точек. Убедитесь, что RCH = 2h, когда функция масштабирования не используется (RSZ = 2h), или здесь нет оставшихся точек.
Примечание *: 1 пиксель соответствует цветам RGB для одной точки экрана. RCV[1:0] устанавливает количество оставшихся точек в вертикальном направлении, когда изменяется размер картинки. Путем указания этого параметра данные могут передаваться без учета оставшихся точек. Убедитесь, что RCV = 2h, когда функция масштабирования не используется (RSZ = 2h), или здесь нет оставшихся точек.
D[1:0] Установка D[1:0]=11 включает панель экрана, и D[1:0]=00 выключает панель экрана. Графический дисплей включается на панели, когда записывается D1 = 1, и выключается, когда записывается D1 = 0. Когда записывается D1 = 0, графические данные остаются во внутренней памяти GRAM, и ILI9325 отобразит эти данные, когда будет записано D1 = 1. При D1 = 0, т. е. когда ничего не отображается, все выходы источников тока переходят на уровень GND для уменьшения токов заряда/разряда, которые генерируются при управлении кристаллов LCD переменным (AC) напряжением. Когда экран выключен установкой D[1:0] = 01, ILI9325 продолжает выполнять свои внутренние функции дисплей. Когда дисплей выключается установкой D[1:0] = 00, внутреннее функционирование ILI9325 полностью останавливается. В комбинации с установкой GON, DTE, установка D[1:0] управляет включением/выключением дисплея.
Примечания: 1. Операция записи данных от управляющего микроконтроллера работает независимо от установки бит D[1:0]. CL Когда CL = 1, выбран режим экрана из 8 цветов.
GON и DTE устанавливают выходной уровень драйверов ключей G1 .. G320 следующим образом:
BASEE бит разрешения отображения основной картинки (base image display enable). Когда BASEE = 0, никакая базовая картинка не отображается. ILI9325 переводит кристаллы в уровень отсутствие свечения (non-lit display level), или отображает только частичные картинки (partial images). Когда BASEE = 1, отображается основная картинка (base image). Установка D[1:0] имеет приоритет выше, чем BASEE. PTDE[1:0] биты разрешения частичного отображения (Partial image 2 и Partial image 1). PTDE1/0 = 0: partial image выключается, отображается только основная картинка. PTDE1/0 = 1: включается partial image. Бит BASEE устанавливается в 0.
FP[3:0]/BP[3:0] Биты FP[3:0] и BP[3:0] задают количество строк периодов front porch и back porch (бордюры изображения). Когда устанавливается значение FP[3:0] и BP[3:0], должны удовлетворяться следующие условия: BP + FP ≤ 16 строк
Ниже в таблице приведены значения бит BP[3:0] и FP[3:0] для каждого рабочего режима.
ISC[3:0] задает интервал цикла сканирования драйвера ключей в области отсутствия изображения, когда PTG[1:0]=10 для выбора интервала сканирования. Тогда цикл сканирования устанавливается как нечетное число от 0 .. 29 периодов кадров. Полярность инвертируется через каждый цикл сканирования.
PTG[1:0] устанавливает режим сканирования для не отображаемой области (non-display).
PTS[2:0] устанавливает выходной уровень источников тока в области отсутствия изображения периода сканирования (период front porch / back porch и blank area между partial displays). Когда PTS[2] = 1, работа усилителей, которые генерируют уровни серого, отличные от V0 и V63, приостанавливается, и частота тактов повышающих преобразователей становится наполовину меньше от номинальной в области отсутствия изображения (чтобы уменьшить потребление энергии).
Примечания: 1. Эффективность энергопотребления может быть улучшена путем приостановки работы усилителей уровня серого и замедления работы умножителей напряжения в области отсутствия отображения периода сканирования (non-display drive period).
FMI[2:0] устанавливает интервал выхода сигнала FMARK в соответствии с циклом перезаписи данных экрана и скоростью передачи данных.
FMARKOE когда FMARKOE=1, ILI9325 начинает выводить сигнал FMARK вы выходном интервале, установленном битами FMI[2:0].
RIM[1:0] выбирает ширину данных интерфейса RGB.
Примечания: 1. Регистры устанавливаются только через системный интерфейс. DM[1:0] выбирает режим работы дисплея.
Установка бит DM[1:0] позволяет переключаться между режимом внутреннего тактирования и режимом интерфейса, управляемого внешними сигналами. Однако запрещено переключение между режимами интерфейса RGB и интерфейса VSYNC. RM выбирает интерфейс для доступа к GRAM. Установите RM = 1, когда записываются данные через интерфейс RGB.
Примечания: (1) Регистры устанавливаются только через системный интерфейс или SPI. ENC[2:0] устанавливает цикл записи GRAM через интерфейс RGB.
FMP[8:0] устанавливает выходную позицию цикла кадра (frame marker). Когда FMP[8:0]=0, активный по лог. 1 импульс FMARK выводится в начале периода back porch периода одной строки экрана (1H). Гарантируйте выполнение условия 9’h000 ≦ FMP ≦ BP+NL+FP.
DPL устанавливает полярность сигнала на ножке DOTCLK. DPL = 0 данные вводятся по фронту нарастания DOTCLK, DPL = 1 данные вводятся по спаду уровня DOTCLK. EPL устанавливает полярность сигнала на ножке ENABLE. EPL = 0 данные DB17-0 записываются, когда ENABLE = 0, при ENABLE = 1 запись запрещена. EPL = 1 данные DB17-0 записываются, когда ENABLE = 1, запись данных запрещена при ENABLE = 0. HSPL устанавливает полярность сигнала на ножке HSYNC. HSPL = 0 активный уровень лог. 0, HSPL = 1 активный уровень лог. 1. VSPL устанавливает полярности сигнала на ножке VSYNC. VSPL = 0 активный уровень лог. 0, VSPL = 1 активный уровень лог. 1.
SLP Когда SLP = 1, ILI9325 входит в режим сна (sleep mode), и для снижения энергопотребления работа дисплея останавливается, кроме RC-генератора. В sleep mode данные GRAM и инструкции не могут быть обновлены, кроме следующих двух инструкций. a. Exit sleep mode (SLP = 0, выход из режима сна). STB Когда STB = 1, ILI9325 входит в режим приостановки (standby mode), и для снижения энергопотребления работа дисплея останавливается, кроме питания GRAM. В режиме standby данные GRAM и инструкции не могут быть обновлены, кроме следующих двух инструкций. a. Exit standby mode (STB = 0, выход из режима сна). AP[2:0] настраивает постоянный ток в схеме операционного усилителя схемы источника питания LCD. Повышенный постоянный ток улучшает управляемость LCD ценой повышения энергопотребления. Подстройка тока позволяет установить компромисс между качеством картинки и потреблением энергии. В периоде отсутствия отображения установите AP[2:0] = 000 для приостановки работы схем операционного усилителя и схем повышения напряжения, это снизит потребление энергии.
SAP управление выходом драйвера источников тока (Source Driver output). SAP=0 драйвер запрещен, SAP=1 драйвер разрешен. Когда запускается схема накачки напряжения (charge-pump) LCD на стадии Power ON, убедитесь в SAP=0 и установите SAP=1 после запуска схемы питания LCD. APE бит разрешения источника питания. Установите APE = 1 для запуска генерации питания в последовательности включения питания (power supply startup). BT[3:0] устанавливает коэффициент схем повышения напряжения. Выберите оптимальный коэффициент умножения для рабочего напряжения. Чтобы уменьшить потребления, уменьшите коэффициент умножения.
Примечания: 1. Подключите конденсаторы к специальным выводам, когда генерируются уровни DDVDH, VGH, VGL и VCL.
VC[2:0] устанавливает коэффициент Vci для генерации опорных напряжений Vci1.
DC0[2:0] выбирает рабочую частоту схемы повышения напряжения 1 (step-up circuit 1). Повышенная рабочая частота улучшает управляемость схемы повышения и качество изображения ценой увеличения потребления тока. Подстройка частоты позволяет выбрать компромисс между качеством картинки и потреблением энергии.
DC1[2:0] выбирает рабочую частоту схемы повышения напряжения 2 (step-up circuit 2). Повышенная рабочая частота улучшает управляемость схемы повышения и качество изображения ценой увеличения потребления тока. Подстройка частоты позволяет выбрать компромисс между качеством картинки и потреблением энергии.
VRH[3:0] устанавливает усиление (1.6 .. 1.9) Vci, применяемое для уровня выхода VREG1OUT, которое является опорным для уровня VCOM и уровня напряжения градации серого. VCIRE выбирает внешнее опорное напряжение Vci или внутреннее опорное напряжение VCIR. 0: внешнее опорное напряжение Vci (по умолчанию), 1: внутреннее опорное напряжение 2.5V. Таблица генерации напряжения VREG1OUT для VCIRE=0:
Таблица генерации напряжения VREG1OUT для VCIRE=1:
Когда VCI<2.5V, внутреннее опорное напряжение будет такое же, как VCI. Убедитесь, что соблюдаются ограничения на установку VC и VRH: VREG1OUT ≦ (DDVDH - 0.2)V. PON управляет включением / выключением выхода схемы 3 (VGL). 0: выход VGL запрещен, 1: выход VGL разрешен.
VDV[4:0] выбирает коэффициент VREG1OUT для установки амплитуды меняющегося напряжения Vcom от 0.70 до 1.24 x VREG1OUT.
Настройка бит VDV[4:0] должна обеспечивать амплитуду Vcom меньше 6V.
AD[16:0] устанавливает начальное значение счетчика адреса (address counter, AC). Счетчик адреса автоматически обновляется в соответствии с настройками бит AM, I/D, по мере записи данных во внутреннюю память GRAM. Счетчик адреса не обновляется автоматически, когда считываются данные из внутренней памяти GRAM.
Примечания: 1. Когда выбран интерфейс RGB (RM = 1), то адрес AD[16:0] устанавливается в счетчик адреса в начале каждого кадра, в момент спада импульса VSYNC.
Этот регистр служит портом доступа на запись в память GRAM. Когда обновляются данные экрана через этот регистр, регистр счетчика адреса (AC) увеличивается / уменьшается автоматически.
RD[17:0] чтение 18-битных данных из GRAM через регистр чтения данных (read data register, RDR). Чтение данных из ОЗУ ILI9325 через 18-битный системный интерфейс:
Чтение данных из ОЗУ ILI9325 через 16-битный системный интерфейс:
Чтение данных из ОЗУ ILI9325 через 9-битный системный интерфейс:
Чтение данных из ОЗУ ILI9325 через 8-битный системный интерфейс или через последовательный интерфейс SPI:
Рис. 28. Чтение данных GRAM через регистр RDR в различных режимах интерфейсов.
Рис. 29. Алгоритм чтения данных из GRAM.
VCM[5:0] устанавливает внутреннее напряжение VcomH.
FRS[4:0] установит частоту кадров (frame rate), когда для схемы генератора используется внутренний резистор.
R30h:
R31h:
R32h:
R35h:
R36h:
R37h:
R38h:
R39h:
R3Ch:
R3Dh:
KP5-0[2:0] точная настройка γ для положительной полярности. RP1-0[2:0] точная настройка градиента γ для положительной полярности. VRP1-0[4:0] точная настройка амплитуды γ для положительной полярности. KN5-0[2:0] точная настройка γ для отрицательной полярности. RN1-0[2:0] точная настройка градиента γ для отрицательной полярности. VRN1-0[4:0] точная настройка амплитуды γ для отрицательной полярности. Подробнее см. врезку "Гамма-коррекция". R50h:
R51h:
HSA[7:0]/HEA[7:0] эти значения представляют соответственно адрес начала (start) и окончания (end) адресного окна в горизонтальном направлении. Путем установки бит HSA и HEA есть возможность ограничить для записи данных в область GRAM по горизонтали. Биты HSA и HEA должны быть установлены перед началом операции записи в ОЗУ. При установке этих бит нужно соблюдать условия: 00h ≤ HSA[7:0] < HEA[7:0] ≤ EFh R52h:
R53h:
VSA[8:0]/VEA[8:0] эти значения представляют соответственно адрес начала (start) и окончания (end) адресного окна в вертикальном направлении. Путем установки бит VSA и VEA есть возможность ограничить для записи данных в область GRAM по вертикали. Биты VSA и VEA должны быть установлены перед началом операции записи в ОЗУ. При установке этих бит нужно соблюдать условие: 000h ≤ VSA[8:0] < VEA[8:0] ≤ 13Fh.
Рис. 30. Конфигурация окна для ограничения доступа в GRAM. Примечания: 1. Адреса окна должны находиться в адресном пространстве GRAM. R60h:
SCN[5:0] эти биты ILI9325 позволяют задать строку драйвера, с которой начинается сканирование.
NL[5:0] устанавливает количество управляемых строк LCD с интервалом 8 строк. Эта настройка не влияет на адресацию карты памяти GRAM. Количество строк должно быть такое же или большее, чем размер панели LCD.
GS устанавливает направление сканирования выходов драйвера (gate driver) в диапазоне, заданном битами SCN[4:0] и NL[4:0]. Направление сканирование, заданное битом GS = 0, может быть изменено на инверсное установкой GS = 1. 0: направление сканирования от G1 до G320. R61h:
REV разрешает инверсию градаций серого при установке REV=1.
VLE бит разрешения вертикальной прокрутки. Когда VLE = 1, ILI9325 начинает отображать базовое изображение от строки (физического экрана), определенной битами VL[8:0]. Биты VL[8:0] устанавливают величину прокрутки, которая равна количеству строк для сдвига начальной линии экрана от первой строки физического экрана. Имейте в виду, что прокрутка базового изображения не влияет на позицию отображения partial image. Вертикальная прокрутка недоступна при работе внешнего интерфейса дисплея. В этом случае убедитесь, что установлено VLE = 0. 0: позиция базовой картинки зафиксирована. NDL устанавливает выходной уровень драйвера источника тока в области отсутствия изображения.
R6Ah:
VL[8:0]
PTDP0[8:0] устанавливает начальную позицию отображения partial image 1. Области отображения partial image 1 и partial image 2 не должны перекрывать друг друга.
PTSA0[8:0], PTEA0[8:0] устанавливают адрес начальной строки и адрес конечной строки области ОЗУ, где хранятся данные partial image 1. Убедитесь, что выполняется условие PTSA0[8:0] ≤ PTEA0[8:0].
PTDP1[8:0] устанавливает начальную позицию отображения partial image 2. Области отображения partial image 1 и partial image 2 не должны перекрывать друг друга.
PTSA1[8:0], PTEA1[8:0] устанавливают адрес начальной строки и адрес конечной строки области ОЗУ, где хранятся данные partial image 2. Убедитесь, что выполняется условие PTSA1[8:0] ≤ PTEA1[8:0].
RTNI[4:0] устанавливает количество тактов на строку рабочего режима внутреннего тактирования. В этом режиме работа дисплея LI9325 синхронизирована с внутренним сигналом тактов.
DIVI[1:0] устанавливает коэффициент деления внутренней тактовой частоты.
NOWI[2:0] устанавливает период отсутствия перекрытия выходов драйвера (gate output non-overlap period), когда работа дисплея ILI9325 синхронизирована с внутренней частотой тактов.
Замечание: gate output non-overlap period определен от точки отсчета по количеству тактов поделенной внутренней тактовой частоты, т. е. частоты, которая определяется битами DIVI[1:0].
RTNE[5:0] устанавливает количество тактов на строку в режиме работы интерфейса RGB. В этом режиме работа дисплея ILI9325 синхронизирована с сигналами интерфейса RGB. DIVE (коэффициент деления) x RTNE (количество тактов DOTCLK) ≤ DOTCLK в периоде 1 строки.
DIVE[1:0] устанавливает коэффициент деления DOTCLK, когда дисплей ILI9325 синхронизирован с сигналами интерфейса RGB.
NOWE[3:0] устанавливает период отсутствия перекрытия выходов драйвера (gate output non-overlap period), когда работа дисплея ILI9325 синхронизирована с сигналами интерфейса RGB.
Замечание: 1 такт = (количество передач данных на пиксель) x DIVE (коэффициент деления) [DOTCLK].
OTP_PGM_EN разрешение программирования OTP. При программировании OTP, необходимо установить этот бит. Данные OTP можно запрограммировать 3 раза. VCM_OTP[5:0] программируемые данные OTP для напряжения VCOMH, основанного на значении VCM[5:0].
PGM_CNT[1:0] количество записей в OTP. Эти биты предназначены только для чтения (read only).
VCM_D[5:0] прочитанное значение данных OTP VCM. Эти биты предназначены только для чтения (read only). VCM_EN разрешение данных OTP VCM. 1: установите этот бит для разрешения замены значения R29h VCM значениями из OTP VCM.
KEY[15:0] ключ защиты программирования OTP. Перед записью программируемых данных OTP в RA1h для успешного программирования в регистр RA5h нужно записать значение 0xAA55. Если в RA5h не было предварительно записано 0xAA55, то программирование OTP не сработает. См. ниже алгоритм программирования OTP. [Алгоритм программирования OTP]
[Карта памяти GRAM, чтение/запись] У ILI9325 есть внутренняя память графики (GRAM) размером 87120 байт для хранения отображаемых данных, одна точка состоит из 18 бит. К GRAM можно получить доступ через системный интерфейс i80 и через интерфейсы SPI и RGB. Диаграмма сигналов 18/16 бит интерфейса i80, запись:
Диаграмма сигналов 18/16 бит интерфейса i80, чтение:
Диаграмма сигналов 9/8 бит интерфейса i80, запись:
Диаграмма сигналов 9/8 бит интерфейса i80, чтение:
Рис. 31. Диаграммы сигналов чтения/записи GRAM системного интерфейса i80. Таблица карты памяти GRAM, SS=0, BGR=0:
Системная 18-битная шина данных i80/M68:
Системная 16-битная шина данных i80/M68:
Системная 9-битная шина данных i80/M68:
Рис. 32. Системный интерфейс i80 с шириной шины данных 18, 16, 9 бит (SS=0, BGR=0). Системная 8-битная шина данных i80/M68 / интерфейс SPI (2 передачи на пиксель):
Системная 8-битная шина данных i80/M68 (3 передачи на пиксель, TRI=1, DFM[1:0]=00):
Системная 8-битная шина данных i80/M68 (3 передачи на пиксель, TRI=1, DFM[1:0]=10):
Рис. 33. Системный интерфейс i80 с шириной шины данных 8 бит (SS=0, BGR=0). Таблица карты памяти GRAM, SS=1, BGR=1:
Системный интерфейс i80/M68 с шиной данных 18 бит:
Системный интерфейс i80/M68 с шиной данных 9 бит:
Рис. 34. Системный интерфейс i80 с шириной шины данных 18/9 бит (SS=1, BGR=1). [Функция адресации окна] Эта функция позволяет последовательно записывать данные в прямоугольную область экрана (область адресованного окна) внутреннего ОЗУ. Адресная область окна устанавливается через регистры горизонтального адреса (биты начала: HSA[7:0], биты конца: HEA[7:0]) и вертикального адреса (биты начала: VSA[8:0], биты конца: VEA[8:0]). Бит AM устанавливает направление изменения адреса ОЗУ (инкремент или декремент). Эти биты позволяют ILI9325 записывать данные определенной области дисплея, не учитывая позиции данных вокруг прямоугольного изменяемого окна. Область адресов окна должна быть составлена в пределах области карты памяти адресов GRAM. Также биты адреса GRAM (регистр установки адреса ОЗУ) должны быть адресом в пределах области адресов окна. Установка адресов области окна: (Горизонтальное направление) 00H ≤ HSA[7:0] ≤ HEA[7:0] ≤ EFH Адрес ОЗУ, AD (адрес в пределах адресов окна): (Адрес ОЗУ) HSA[7:0] ≤ AD[7:0] ≤ HEA[7:0] Пример установки адресного окна показан на рисунке 35. Здесь HSA[7:0]=10h, HEA[7:0]=3Fh, I/D=1 (инкремент адреса), VSA[8:0]=20h, VEA[8:0]=4Fh, AM=0 (запись в горизонтальном направлении).
Рис. 35. Пример доступа в окно адресов GRAM. Установка адресов области окна примера: HSA[7:0] = 10h, HSA[7:0] = 3Fh, I/D = 1 (инкремент) В ILI9325 реализована функция гамма-коррекции для отображения на LCD-панели 262144 цветов. Гамма-коррекция выполняется тремя группами регистров, определяющих 8 опорных уровней серого, для которых есть регистры градиентной настройки, настройки амплитуды и точной подстройки для положительной и отрицательной полярностей, чтобы ILI9325 подошла для жидкокристаллических панелей (LCD) с различными характеристиками.
Рис. 36. Генерация напряжений градаций яркости.
Рис. 37. Подстройка напряжения градаций яркости. Регистры настройки градиента. Эти регистры используются для настройки кривой изменения яркости, представляющей взаимосвязь между уровнями серого и уровнем опорного напряжения серого. Для настройки градиента значения сопротивлений переменных резисторов посередине лестницы резисторов изменяются значения регистров PRP0[2:0]/PRN0[2:0], PRP1[2:0]/PRN1[2:0]. Регистры состоят из регистров положительной и отрицательной полярности, которые позволяют применить асимметричное управление. Регистры настройки амплитуды. Регистры VRP0[3:0]/VRN0[3:0], VRP1[4:0]/VRN1[4:0] используются для настройки амплитуды уровня серого. Для подстройки амплитуды устанавливаются значения сопротивлений переменных резисторов верхнего и нижнего концов резисторной лестницы. Также, как и у регистров градиента, регистры настройки амплитуды состоят из регистров положительной и отрицательной полярности. Регистры точной подстройки. Эти регистры используются для точной настройки уровней напряжений градаций серого. Они настраивают уровни опорного напряжения, 8 уровней для каждого регистра, сгенерированных от каждого резистора лестницы, в соответствующих селекторах 8-в-1. Также, как и у других регистров градаций яркости, регистры точной подстройки состоят из регистров положительной и отрицательной полярности.
Рис. 38. Кривые настройки гамма-коррекции.
Резисторная лестница и конфигурация блока селектора 8-в-1. Блок генерации опорного напряжения состоит из двух резисторных лестниц, включающих переменные резисторы и селекторы 8-в-1. Каждый селектор 8-в-1 выбирает один из 8 уровней напряжения, генерируемых блоком лестницы резисторов для вывода в качестве опорного напряжения уровня серого. И переменные резисторы, и селекторы 8-в-1 управляются регистрами гамма-коррекции. У этого блока есть выводы для подключения внешнего резистора, чтобы компенсировать различия характеристик разных панелей. Переменные резисторы. ILI9325 использует переменные резисторы для следующих трех целей: настройка градиента (VRCP0, VRCN0, VRCP1, VRCN1), настройка амплитуды (1) (VROP0, VRON0); и настройка амплитуды (2) (VROP1, VRON1). Значения сопротивлений этих переменных резисторов устанавливаются регистрами настройки градиента и амплитуды следующим образом:
Селекторы 8-в-1. Эти блоки используются для выбора одного из 8 уровней напряжения, генерируемых лестницей резисторов в соответствии с регистром точной подстройки яркости и выводит выбранный уровень напряжения в качестве опорного напряжения уровня серого (VgP1, VgN1, .., VgP6, VgN6). Таблица ниже показывает установку регистра точной настройки и выбранные уровни напряжений для соответствующих опорных напряжений градаций серого. Регистры точной настройки KP[2:0], KN[2:0] и выбранное напряжение VgPx, VgNx:
Рис. 39. Взаимосвязь между выходами тока и VCOM.
Рис. 40. Взаимосвязь между данными GRAM и выходным уровнем. [Применение]
Рис. 42. Алгоритм последовательности установки регистров процедур включения/выключения.
Рис. 43. Алгоритм последовательности установки регистров режимов Standby/Sleep. Когда прикладывается и отключается питание, следуйте последовательности, показанной ниже. Время установки для схем повышения напряжения и операционных усилителей зависят от внешнего сопротивления и емкости.
Рис. 44. Последовательность включения/выключения питания. Генерация напряжения. Ниже показана диаграмма шаблона для установки напряжений и формы сигналов напряжений ILI9325.
Рис. 45. Диаграмма конфигурации напряжений. Примечание: выходные уровни напряжений DDVDH, VGH, VGL и VCL будут ниже, чем их теоретические (идеальные) уровни напряжений, потому что существует потребление тока на соответствующих выходах. Реальные уровни напряжений находятся в следующей зависимости: (DDVDH – VREG1OUT ) > 0.2V и (VCOML – VCL) > 0.5V. Когда изменяющиеся цикли VCOM установлены на высокий уровень (например, инвертируется полярность каждый цикл строки), ток потребления большой. В этом случае перед использованием проверьте напряжение.
Рис. 46. Вывод напряжения на панель TFT. Функция частичного отображения (Partial Display). ILI9325 позволяет выборочно управлять двумя кусками изображения на экране в произвольны позициях, установленных в регистрах управления позиции экрана. Следующий пример показывает установку функции частичного отображения:
Рис. 47. Пример Partial Display. Функция масштабирования. ILI9325 поддерживает кратное уменьшение (x1/2, x1/4), которое выполняется при записи данных изображения в GRAM. Функция масштабирования разрешается установкой области адресованного окна и битами RSZ1 и RSZ0, которые определяют коэффициент масштабирования (x1/2, x1/4) картинки. Функция масштабирования позволяет системе передать картинку в GRAM оригинального размера, которая будет отображена с масштабированием. Ниже показан пример масштабирования.
Рис. 48. Пример передачи данных при масштабировании.
Рис. 49. Пример масштабирования.
Биты RSZx устанавливают коэффициент масштабирования картинки. Когда во внутренней памяти GRAM устанавливается область окна, эта область окна должна соответствовать размеру масштабированной картинки. Следующий пример показывает установку масштабирования.
Предельные значения. В таблице ниже показаны абсолютные предельные параметры. Когда ILI9325 используется в условиях, когда параметры превышают значения, указанные в этой таблице, то ILI9325 может быть необратимо повреждена. Для нормального функционирования ILI9325 рекомендуется строго соблюдать установленные пределы параметров. В любом случае нарушения этих требований может привести к неправильной работе ILI9325 и снижению надежности.
Примечания: 1. Должен сохраняться потенциал GND. Характеристики DC. Значения в таблице ниже показаны для условий VCC = VCI=2.40V .. 3.0V, IOVCC = 1.65V .. 3.30V, Ta= -40 .. 85 °C).
Примечание (1): максимальное значение (Max) приведено с точкой измерения и значением установки гамма-коррекции. Характеристики сброса. Ниже показаны интервалы времени для IOVCC = 1.65V .. 3.3V.
Характеристики AC. Таблица интервалов времени для системного интерфейса i80 (нормальный режим записи, IOVCC = 1.65V .. 3.3V):
Рис. 50. Интервалы времени сигналов системной шины i80. Таблица интервалов времени для интерфейса SPI (IOVCC = 1.65V .. 3.3V):
Рис. 51. Интервалы времени сигналов SPI. Таблица интервалов времени для режима 18/16-битного интерфейса RGB (IOVCC = 1.65V .. 3.3V):
Таблица интервалов времени для режима 6-битного интерфейса RGB (IOVCC = 1.65V .. 3.3V):
Рис. 51. Интервалы времени интерфейса RGB. [Ссылки] 1. ILI9325 site:adafruit.com. |
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
