В микроконтроллер STM32F429 встроено 3 аналого-цифровых преобразователя (analog-to-digital converters, ADC). Каждый ADC поддерживает разрешающую способность до 12 бит, и может оцифровывать сигнал, поступающий по 16 внешним каналам, выполняя преобразования в одиночном режиме (single-shot mode) или режиме сканирования (scan mode). В режим сканирования автоматическое преобразование выполняется на выбранной группе аналоговых входов. Непонятные термины и сокращения см. в Словарике [3].

Дополнительные логические функции, встроенные в интерфейс ADC:

• Одновременные выборка и хранение (simultaneous sample and hold).
• Выборка и хранение с чередованием (interleaved sample and hold).

ADC может поддерживаться контроллером DMA. Функция analog watchdog позволяет очень точно мониторить преобразуемое напряжение на одном, нескольких или всех выбранных каналах. Прерывание генерируется, когда преобразуемое напряжение выходит за пределы запрограммированных порогов. Для синхронизации аналого-цифрового преобразования на нужную частоту дискретизации сигнала ADC должен запускаться от одного из таймеров TIM1, TIM2, TIM3, TIM4, TIM5 или TIM8.

[Общее описание ADC]

ADC работает по принципу последовательного приближения (successive approximation). У него всего может быть до 19 мультиплексированных каналов, позволяющих измерять сигналы от 16 внешних источников, двух внутренних источников и от канала V_BAT. Аналого-цифровое преобразование каналов может производиться в режимах single, continuous, scan или discontinuous. Результат ADC сохраняется в 16-битном регистре данных с выравниванием этих данных влево или вправо.

Функция analog watchdog позволяет приложению детектировать ситуацию, когда входное напряжение выходит за пределы верхнего или нижнего порогов, определяемых пользователем.

Основные функции и возможности ADC:

• Программируемая разрешающая способность 12, 10, 8 или 6 бит.
• Генерация прерывания по завершению преобразования, окончанию injected-преобразования, а также в случае событий analog watchdog или overrun.
• Режимы одиночного и непрерывного преобразования (single и continuous conversion modes).
• Режим сканирования для автоматического преобразования от канала 0 до канала n.
• Выравнивание данных со встроенной когерентностью.
• Программируемое время выборки на каждом канале.
• Опция внешнего триггера с конфигурируемой полярностью для преобразований regular и injected.
• Прерывистый режим (discontinuous mode).
• Режим Dual/Triple (на микроконтроллерах, у которых 2 или большее количество ADC).
• Конфигурируемое хранилище данных DMA в режиме Dual/Triple ADC.
• Конфигурируемая задержка между преобразованиями в режиме Dual/Triple interleaved.
• Типы преобразования ADC (см. [2]).
• Требования к напряжению питания ADC: 2.4V .. 3.6V на полной скорости и при снижении до 1.8V на меньшей скорости.
• Диапазон входных уровней ADC V_IN от V_REF– до V_REF+.
• Генерация запроса DMA при regular преобразовании канала.

Примечание: вывод V_REF–, если он присутствует (в зависимости от типа корпуса микроконтроллера), должен быть подтянут к V_SSA.

[Важные замечания по использованию АЦП STM32]

1. В микроконтроллере STM32 может быть от 1 до 3 блоков ADC, в зависимости от модели. У STM32F4x их три: ADC1, ADC2 и ADC3 (в описании для обозначения произвольного блока АЦП используется аббревиатура ADCx).

2. Блок ADCx может через мультиплексор подключаться к какому-либо входному каналу. Всего есть 16 внешних каналов от IN0 до IN15 (для ссылки на произвольный канал здесь используется аббревиатура INy), которые могут быть привязаны к ножкам GPIO микроконтроллера. Кроме этих внешних каналов есть еще внутренние дополнительные, через которые можно опрашивать встроенный датчик температуры, V_REFINT или VBAT.

Обратите внимание, что каждый блок ADCx имеет свой набор каналов, к которым его можно привязать. Т. е. нельзя к любому ADCx привязать любой канал INy. Поэтому ножки портов GPIO, которые могут быть назначены как входы ADC, обозначаются довольно хитрым, не сразу понятным способом. Например, для STM32F4x в корпусе LQFP144 (см. врезку выше):

- ADC3_IN4, ADC3_IN5, ADC3_IN6, ADC3_IN7, ADC3_IN8, ADC3_IN9, ADC3_IN14, ADC3_IN15 Эти имена ножек означают, что они могут быть привязаны к блоку ADC3 в качестве каналов 4 .. 9, 14, 15.
- ADC12_IN4, ADC12_IN5, ADC12_IN6, ADC12_IN7, ADC12_IN8, ADC12_IN9, ADC12_IN14, ADC12_IN15 Эти имена ножек означают, что они могут быть привязаны к блоку ADC1 или ADC2 (одновременно только к одному из них, по выбору) в качестве каналов 4 .. 9, 14, 15.
- ADC123_IN0, ADC123_IN1, ADC123_IN2, ADC123_IN3, ADC123_IN10, ADC123_IN11, ADC123_IN12, ADC123_IN13. Эти имена ножек означают, что они могут быть привязаны к блоку ADC1, ADC2 или ADC3 (одновременно только к одному из них, по выбору) в качестве каналов 0 .. 3, 10 .. 13.

3. Имеется встроенный источник опорного напряжения V_REFINT (типовая величина напряжения 1.21V), однако для АЦП всегда используется только внешнее опорное напряжение V_REF. Таким образом, V_REFINT может использоваться только для калибровки внешнего опорного напряжения, если необходимо точно измерять уровень сигнала на входе АЦП.

Для внешнего опорного напряжения используются отдельные выводы V_REF- и V_REF+ (их наличие зависит от модели и корпуса микроконтроллера). Однако их уровни имеют жесткие ограничения, привязанные сооветственно к GND и V_DD/V_DDA (обычно 3.3V). Поэтому разработчики часто V_REF- накоротко замыкают на GND, а V_REF+ соединяют c V_DD (в простейшем случае напрямую, либо при особых требованиях через RC-цепочку или фильтр). В этом случае, если V_DD установлено с невысокой точностью, но требуется повышенная точность измерения абсолютного уровня, то применяют калибровку V_REF по внутреннему напряжению V_REFINT с учетом калибровочных данных, запрограммированных производителем на заводе. У STM32F4 это ячейка памяти из двух байт по адресам 0x1FFF7A2A и 0x1FFF7A2B, где записаны сырые данные преобразования ADC, снятые при определенных условиях. См. ниже врезку "Параметры ADC", таблицы 83 и 84.

4. Каналы АЦП бывают двух типов: регулярные (regular) и инжектированные (injected). Название "инжектированный" означает, что запуск преобразования этого канала может быть "вставлено" между преобразованиями регулярных каналов, т. е. обработка регулярных каналов при этом приостанавливается. Инжектированные каналы опрашиваются между регулярными.

Особенность инжектированного канала заключается в том, что у него есть свой отдельный регистр для сохранения результата. То есть если каналы IN0, IN1, IN2, IN3 настроить как инжектированные, то их результаты преобразования будут сохранены в четыре разных регистра (ADCx_JDR1, ADCx_JDR2, ADCx_JDR3, ADCx_JDR4). Инжектированных каналов для ADCx не может быть больше четырёх. Любой доступный аналоговый вход (доступность зависит от модели и корпуса микроконтроллера) можно настроить как инжектированный канал.

Регулярные каналы предназначены для обработки входных сигналов поочередно, с определенной периодичностью. Поэтому они и называются регулярными. У регулярных каналов есть только один регистр для забора результатов, выделенный на все каналы - ADCx_DR. То есть если каналы РА0, РА1, РА2, РА3 настроить как регулярные для какого-то из ADCx, то результат работы каждого канала будет записываться в один и тот же регистр, затирая предыдущие данные. Т. е. если не успели своевременно забрать данные, то они будут потеряны. Эту проблему позволяет решить функция DMA.

5. Используя режим сдвоенных преобразований, можно превратить два ADC в один, работающий на более высокой скорости преобразования.

6. Результат преобразования ADCx имеет беззнаковый тип. Это не всегда удобно для приложений DSP, которые часто применяют числа со знаком. Возможность выравнивания результата влево (в старшие разряды) удобно использовать для получения значения выборки в формате 16-битного числа со знаком (двоичное дополнение, тип short).

Подсистема АЦП STM32 намного сложнее в сравнении с традиционными 8-битными микроконтроллерами AVR. По этой причине документация документация обширная, и в ней довольно трудно разобраться. Целесообразно пользоваться готовыми примерами кода, которые можно найти в библиотеке STM32Cube, и на основе их создавать собственные приложения.

Рис. 44. Блок-схема одного из ADC.

Таблица 65. Выводы ADC.

Примечание (1): на корпусе LQFP144 вывода V_REF- нет, он соединен внутри кристалла с выводом V_SSA.

Управление включением и выключением ADC. ADC включается путем установки бита ADON в регистре ADC_CR2. Когда бит ADON установлен первый раз, это выводит ADC из режима выключения (Power-down mode).

Преобразование запускается, когда установлен либо бит SWSTART, либо бит JSWSTART.

Вы можете остановить преобразование и перевести ADC в режим выключения (power down mode) очисткой бита ADON. В этом режиме ADC почти не потребляет тока (только несколько микроампер).

Тактирование ADC. Существует две схемы тактирования:

• Тактирование аналоговых схем: ADCCLK, это общее тактирование для всех ADC. Эти такты генерируются из тактов APB2, поделенных программируемым прескалером, который позволяет ADC работать на частотах f_PCLK2/2, /4, /6 или /8. См. даташит для того, чтобы узнать максимальное значение ADCCLK.
• Тактирование для цифрового интерфейса (используется для доступа к регистрам на чтение/запись). Эта тактовая частота равна частоте APB2. Тактирование цифрового интерфейса может быть индивидуально разрешено/запрещено для каждого ADC через регистр управления тактированием периферии RCC APB2 (RCC_APB2ENR).

Выбор канала. Имеется 16 мультиплексированных каналов. Их можно организовать в 2 группы: regular и injected. Группа состоит из последовательности преобразований, которые могут быть выполнены на любом канале и в любом порядке. Например, можно реализовать последовательность преобразования в следующем порядке: ADC_IN3, ADC_IN8, ADC_IN2, ADC_IN2, ADC_IN0, ADC_IN2, ADC_IN2, ADC_IN15.

• В группу regular может входить до 16 преобразований. Каналы regular и их порядок в последовательности преобразований должны быть выбраны в регистрах ADC_SQRx. Общее количество преобразований в группе regular должно быть записано в биты L[3:0] регистра ADC_SQR1.
• В группу injected входит до 4 преобразований. Каналы injected и их порядок должны быть выбраны в регистре ADC_JSQR. Общее количество преобразований должно быть записано в биты L[1:0] регистра ADC_JSQR.

Если регистры ADC_SQRx или ADC_JSQR модифицируются во время преобразования, то текущее преобразование сбрасывается, и в ADC отправляется новый импульс запуска для преобразования новой выбранной группы.

Когда выполнится преобразование выбранного канала:

• Если был преобразован канал regular:

   – Преобразованные данные сохраняются в 16-битный регистр ADC_DR.
   – Установится флаг EOC (end of conversion, окончание преобразования).
   – Генерируется прерывание, если установлен бит EOCIE.

• Если был преобразован канал injected:

   – Преобразованные данные сохраняются в 16-битный регистр ADC_JDR1.
   – Установится флаг JEOC (end of conversion injected, окончание инжектированного преобразования).
   – Генерируется прерывание, если установлен бит JEOCIE.

После этого ADC останавливается.

Режим непрерывных преобразований (сontinuous conversion mode). В этом режиме ADC немедленно запустит новое преобразование сразу после завершения текущего. Этот режим запускается с битом CONT, равным 1, либо от внешнего триггера, либо установкой бита SWSTRT в регистре ADC_CR2 (только для каналов regular).

После каждого преобразования (если преобразовалась группа каналов regular):

   – Последние преобразованные данные сохраняются в 16-битный регистр ADC_DR.
   – Установится флаг окончания преобразования EOC.
   – Генерируется прерывание, если установлен бит EOCIE.

Примечание: каналы injected не могут преобразовываться в режиме continuous. Единственное исключение - когда канал injected сконфигурирован для автоматического преобразования после каналов regular в режиме continuous (с помощью бита JAUTO), см. секцию Auto-injection).

Диаграмма времени. Как показано на рис. 45, для ADC требуется время стабилизации t_STAB перед тем, как он сможет точно выполнить преобразование. После старта преобразования ADC и после 15 тактовых импульсов установится флаг EOC, и в 16-битном регистре данных ADC появится результат преобразования.

Рис. 45. Диаграмма времени работы ADC.

Analog watchdog. Бит статуса AWD для analog watchdog установится, если аналоговое напряжение, преобразуемое ADC, окажется ниже нижнего порога или выше верхнего порога. Эти пороги программируются в 12 младших битах 16-битных регистров ADC_HTR и ADC_LTR. Прерывание может быть разрешено битом AWDIE в регистре ADC_CR1.

Значение порога не зависит от выравнивания, выбранного битом ALIGN в регистре ADC_CR2. Аналоговое напряжение сравнивается с нижним и верхним порогами перед выравниванием.

Рис. 46. Защищенная область analog watchdog.

Таблица 66 показывает, как должен быть сконфигурирован регистр ADC_CR1, чтобы разрешить analog watchdog на одном или большем количестве каналов.

Таблица 66. Выбор канала analog watchdog.

Примечание (1): выбирается битами AWDCH[4:0].

Режим сканирования. Этот режим используется для сканирования группы аналоговых каналов. Режим сканирования выбирается установкой бита SCAN в регистре ADC_CR1. Как только этот бит установлен, ADC сканирует все каналы, выбранные регистрами ADC_SQRx (для каналов regular) или в регистре ADC_JSQR (для каналов injected). Одиночное преобразование выполняется для каждого канала группы. После каждого окончания преобразования, автоматически преобразуется следующий канал в группе. Если установлен бит CONT, то преобразование канала regular не останавливается на последнем выбранном канале группы, вместо этого снова запускается преобразование на первом выбранном канале группы.

Если установлен бит DMA, то контроллер прямого доступа к памяти (direct memory access, DMA) используется для переноса данных, преобразованных из группы каналов regular (сохраненных в регистре ADC_DR) в SRAM после преобразования каждого канала regular.

В регистре ADC_SR установится бит EOC:

• По окончании каждой последовательности группы regular, если бит EOCS сброшен в 0.
• По окончании преобразования каждого regular канала, если бит EOCS установлен в 1.

Данные, преобразованные из injected-канала всегда сохраняются в регистрах ADC_JDRx.

[Управление инжектированными каналами]

Инжектирование по триггеру. Для triggered injection бит JAUTO в регистре ADC_CR1 должен быть сброшен в 0.

1. Запуск преобразования группы каналов regular осуществляется либо внешним триггером, либо установкой бита SWSTART в регистре ADC_CR2.
2. Если происходит внешний injected-триггер, или если установлен бит JSWSTART во время преобразования regular группы каналов, то текущее преобразование сбрасывается и последовательность injected-канала переключается в режим однократного сканирования.
3. Затем преобразование regular группы каналов возобновится от последнего прерванного regular-преобразования. Если событие regular произойдет во время injected-преобразования, то injected-преобразование не прерывается, вместо этого последовательность regular выполняется по окончании последовательности injected. Рис. 47 показывает соответствующую диаграмму времени.

Примечание: при использовании triggered injection необходимо убедиться, что интервал между событиями триггера больше, чем последовательность injection. Например, если длина последовательности 30 тактов ADC (т. е. 2 преобразования со временем выборки 3 тактовых периода), то минимальный интервал между триггерами должен быть 31 такт ADC.

Рис. 47. Латентность injected-преобразования.

Примечание (1): максимальное значение латентности можно найти в электрических характеристиках даташитов на микроконтроллеры STM32F4xx.

Auto-injection. Если установлен бит JAUTO, то каналы в группе injected автоматически преобразуются после regular-группы каналов. Это может использоваться для преобразования последовательности до 20 преобразований, запрограммированных регистрами ADC_SQRx и ADC_JSQR.

В этом режиме должен быть запрещен внешний триггер на injected-каналах.

Если в дополнение к биту JAUTO также установлен бит CONT, то regular-каналы, за которыми идут injected-каналы, будут непрерывно преобразовываться.

Примечание: невозможно использовать одновременно режимы auto-injected и discontinuous.

[Прерывистый (discontinuous) режим]

Группа regular. Этот режим разрешается установкой бита DISCEN в регистре ADC_CR1. Режим может использоваться для преобразования короткой последовательности из n преобразований (n ≤ 8), это часть последовательности преобразований, выбранных в регистрах ADC_SQRx. Значение n задается записью в биты DISCNUM[2:0] регистра ADC_CR1.

Когда срабатывает внешний триггер, это запускает следующие n преобразований, выбранных регистрами ADC_SQRx, пока не выполнятся все преобразования в последовательности. Общая длина последовательности определяется битами L[3:0] регистра ADC_SQR1.

Пример:

• n = 3, каналы для преобразования 0, 1, 2, 3, 6, 7, 9, 10.
• 1-й триггер: преобразуется последовательность 0, 1, 2. Событие EOC генерируется на каждом преобразовании.
• 2-й триггер: преобразуется последовательность 3, 6, 7. Событие EOC генерируется на каждом преобразовании.
• 3-й триггер: преобразуется последовательность 9, 10. Событие EOC генерируется на каждом преобразовании.
• 4-й триггер: преобразуется последовательность 0, 1, 2. Событие EOC генерируется на каждом преобразовании.

Примечание: когда группа regular преобразуется в режиме discontinuous, пролонгация не происходит. Когда все подгруппы преобразованы, следующий триггер запустит преобразование первой подгруппы. В показанном выше примере 4-й триггер заново преобразует каналы 0, 1 и 2 в 1-й подгруппе.

Группа injected. Этот режим разрешается установкой бита JDISCEN в регистре ADC_CR1. Режим может использоваться для преобразования последовательности, выбранной регистром ADC_JSQR, канал за каналом, после события внешнего триггера.

Когда происходит событие внешнего триггера, оно запускает преобразования следующего канала, выбранного в регистре ADC_JSQR, пока не выполнятся все преобразования в последовательности. Общая длина последовательности определяется битами JL[1:0] в регистре ADC_JSQR.

Пример:

n = 1, каналы для преобразования 1, 2, 3.

• 1-й триггер: преобразуется канал 1.
• 2-й триггер: преобразуется канал 2.
• 3-й триггер: преобразуется канал 3, и генерируется событие JEOC.
• 3-й триггер: преобразуется канал 1.

Примечание: когда все injected-каналы преобразованы, следующий триггер запустит преобразование первого injected-канала. В показанном выше примере 4-й триггер снова преобразует 1-й injected канал 1. Невозможно использовать одновременно оба режима auto-injected и discontinuous. Режим discontinuous не должен одновременно устанавливаться для regular-группы и injected-группы. Режим discontinuous должен быть разрешен только для преобразования одной группы каналов.

[Выравнивание данных]

Бит ALIGN в регистре ADC_CR2 выбирает выравнивание данных, сохраняемых после преобразования. Данные могут быть выравнены вправо или влево, как показано на рисунках 48 и 49.

Рис. 48. Правое выравнивание 12-битных данных.

Рис. 49. Левое выравнивание 12-битных данных.

Значение преобразованных данных из injected группы каналов уменьшается на определяемое пользователем смещение, записанное в регистры ADC_JOFRx, чтобы результат мог стать отрицательным значением. Бит SEXT представляет расширенное значение со знаком.

Для каналов в группе regular никакое смещение не вычитается, поэтому всегда значащими будут 12 бит.

Специальный случай: при левом выравнивании данные выравниваются на базе половины слова (в 2 байтах), кроме установленной разрядности 6 бит. Для 6-битной разрядности данные выравниваются на базе одного байта, как показано на рис. 50.

Рис. 50. Левое выравнивание 6-битных данных.

[Программируемое время выборки в каждом канале]

ADC оцифровывает входное напряжение за ADCCLK тактов, что может быть изменено битами SMP[2:0] регистров ADC_SMPR1 и ADC_SMPR2. У каждого канала может быть отличающееся время выборки (sampling time).

Общее время преобразования вычисляется следующим образом:

T_conv = время выборки + 12 тактов

Пример: при ADCCLK = 30 MHz и времени выборки 3 такта, T_conv = 3 + 12 = 15 тактов = 0.5 мкс при APB2 на частоте 60 МГц.

[Преобразование по внешнему триггеру и полярность триггера]

Преобразование может быть запущено от внешнего события (например timer capture, линия EXTI). Если быты управления EXTEN[1:0] (для regular-преобразования) или биты JEXTEN[1:0] (для injected-преобразования) отличаются от 0b00, то внешние события с выбранной полярностью могут запустить преобразование. Таблица 67 предоставляет соответствие между значениями EXTEN[1:0] и JEXTEN[1:0] и полярностью триггера.

Таблица 67. Конфигурирование полярности триггера.

Примечание: полярность внешнего триггера можно менять на лету.

Биты управления EXTSEL[3:0] и JEXTSEL[3:0] используются для выбора, какое из 16 возможных событий может запустить преобразование для regular или injected группы.

В таблице 68 приведен возможный внешний триггер для regular-преобразования.

Таблица 68. Внешний триггер для каналов regular.

В таблице 69 приведен возможный внешний триггер для injected-преобразования.

Программно инициируемый триггер может быть сгенерирован установкой бита SWSTART (для regular-преобразования) или бита JSWSTART (для injected-преобразования) в регистре ADC_CR2.

Преобразование группы regular может быть прервано injected-триггером.

Примечание: выбор триггера может быть осуществлен на лету. Однако при смене выбора есть окно времени 1 такт APB, в течение которого детектирование триггера запрещено. Это сделано для того, чтобы избежать случайного детектирования во время изменений.

[Режим быстрого преобразования (fast conversion mode)]

Есть возможность ускорить преобразование путем уменьшение разрешающей способности (разрядности) ADC. Биты RES используются для выбора количества бит, доступных в регистре данных. Минимальное время преобразования для каждого варианта разрядности следующее:

12 бит: 3 + 12 = 15 тактов ADCCLK
10 бит: 3 + 10 = 13 тактов ADCCLK
8 бит: 3 + 8 = 11 тактов ADCCLK
6 бит: 3 + 6 = 9 тактов ADCCLK

[Управление данными]

Использование DMA. Поскольку преобразованные значения regular-канала сохраняются в одном уникальном регистре данных, полезно использовать DMA для преобразования больше одного regular-канала. Это позволит избежать потери данных, которые уже сохранены в регистре ADC_DR.

Когда разрешен режим DMA (бит DMA в регистре ADC_CR2 установлен в лог. 1), после каждого преобразования regular-канала генерируется запрос DMA. Это позволяет передать преобразованные данные из регистра ADC_DR в место назначения, выбранное программой.

Несмотря на это, в случае потери данных (переполнения) устанавливается бит OVR в регистре ADC_SR, и генерируется прерывание (если установлен бит разрешения прерывания OVRIE). Тогда передачи DMA запрещаются, и запросы DMA больше не принимаются. В этом случае, если делается запрос DMA, regular-преобразования обрываются, и дальнейшие regular-триггеры игнорируются. Необходимо очистить флаг OVR и бит DMAEN в используемом потоке DMA (DMA stream), и заново инициализировать и DMA, и ADC, чтобы преобразованные желаемые данные передавались в правильную ячейку памяти. Только после этого преобразование может быть возобновлено, и передача данных снова разрешена. Преобразования injected-канала не чувствительны к ошибкам overrun.

Когда OVR = 1 в режиме DMA, запросы DMA блокируются после последних достоверных переданных данных. Это означает, что все данные, переданные в RAM, можно считать достоверными.

После окончания последней передачи DMA (количество передач конфигурируется в регистре DMA_SxNTR контроллера DMA):

• Новые запросы DMA не выдаются в контроллер DMA, если бит DDS в регистре ADC_CR2 сброшен в 0 (это позволяет избежать ошибки overrun). Однако бит DMA не очищается аппаратно. В него должен быть записан 0, затем 1 для запуска новой передачи.
• Запросы могут продолжать генерироваться, если бит DDS установлен в 1. Это позволяет сконфигурировать DMA в режиме кольцевого буфера с двойной буферизацией.

Для восстановления ADC из состояния OVR, когда используется DMA, выполните следующие шаги:

1. Переинициализируйте DMA (настройте адрес назначения и счетчик NDTR).
2. Очистите бит OVR в регистре ADC_SR.
3. Запустите ADC (триггер) для запуска преобразования.

Управление последовательностью преобразований без использования DMA. Если преобразования происходят достаточно медленно, то последовательность преобразования можно обрабатывать программно. В этом случае бит EOCS в регистре ADC_CR2 должен быть установлен, чтобы бит статуса EOC устанавливался по окончанию каждого преобразования, не только по окончанию последовательности. Когда EOCS = 1, детектирование overrun автоматически разрешается. Поэтому каждый раз по завершению преобразования бит EOC устанавливается, и можно прочитать регистр данных ADC_DR. Обработка overrun та же самая, как и в ситуации использования DMA.

Для восстановления ADC из состояния OVR, когда установлен бит EOCS, выполните следующие шаги:

1. Очистите бит ADC OVR в регистре ADC_SR.
2. Активируйте триггер ADC для запуска преобразования.

Преобразования без DMA и без детектирования overrun. Может быть полезно позволить ADC преобразовать один или большее число каналов без чтения данных каждый раз по окончании преобразования (например, если используется analog watchdog). Для этого DMA должен быть запрещен (DMA = 0), и бит EOC должен быть установлен только по окончании последовательности (EOCS = 0). В такой конфигурации детектирование overrun запрещено.

[Multi ADC]

В микроконтроллерах, где два ADC или больше, могут использоваться режимы Dual (с двумя ADC) и Triple (с тремя ADC), см. рис. 51.

Рис. 51. Блок-схема Multi ADC.

Примечания к рис. 51:

(1) Хотя внешние триггеры присутствуют на ADC2 и ADC3, на этой диаграмме они не показаны.
(2) В режиме Dual ADC компонент ADC3 slave не представлен.
(3) В режиме Triple ADC общий регистр данных ADC (ADC_CDR) содержит regular преобразованные данные ADC1, ADC2 и ADC3. Все 32 бита регистра используются в соответствии с выбранным порядком хранения. В режиме Dual ADC общий регистр данных ADC (ADC_CDR) содержит regular преобразованные данные и ADC1, и ADC2. Используются все 32 бита регистра.

В режиме multi ADC запуск преобразования срабатывает альтернативно или одновременно от ADC1 master для slave ADC2 и ADC3, в зависимости от выбранного режима битами MULTI[4:0] в регистре ADC_CCR.

Примечание: в режиме multi ADC, когда конфигурируется триггер преобразования от внешнего события, приложение должно установить триггер только от master, и запретить триггер от slave, чтобы предотвратить случайные триггеры, которые могут запустить нежелательные slave-преобразования.

Реализованы 4 возможных режима:

• Injected simultaneous mode
• Regular simultaneous mode
• Interleaved mode
• Alternate trigger mode

Также можно использовать предыдущие режимы, сконфигурированные следующими способами:

• Injected simultaneous mode + Regular simultaneous mode
• Regular simultaneous mode + Alternate trigger mode

Примечание: в режиме multi ADC преобразованные данные могут быть прочитаны в регистре данных multi-mode (ADC_CDR). Биты статуса могут быть прочитаны в регистре состояния multi-mode (ADC_CSR).

Запросы DMA в режиме Multi ADC. В режиме Multi ADC блок DMA может быть сконфигурирован для передачи преобразованных данных в трех различных режимах. Во всех случаях используются потоки DMA, подключенные к ADC:

– DMA mode 1: на каждом запросе DMA (доступен один элемент данных) передается половина слова (2 байта), представляющая данные преобразования ADC.

В режиме Triple ADC данные ADC1 передаются на первом запросе, данные ADC2 передаются на втором запросе, и данные ADC3 передаются на третьем запросе; затем последовательность повторяется. Таким образом, DMA сначала передает данные ADC1, затем данные ADC2, затем данные ADC3, и так далее. Режим DMA 1 используется только в режиме simultaneous triple mode.

Пример:

Regular simultaneous triple mode: генерируются 3 последовательных запроса DMA (по одному на каждый преобразованный элемент данных).

1-й запрос: ADC_CDR[31:0] = ADC1_DR[15:0]
2-й запрос: ADC_CDR[31:0] = ADC2_DR[15:0]
3-й запрос: ADC_CDR[31:0] = ADC3_DR[15:0]
4-й запрос: ADC_CDR[31:0] = ADC1_DR[15:0]

– DMA mode 2: на каждом запросе DMA (доступны два элемента данных) 2 полуслова (2 по 2 байта) представляют два преобразованных ADC элемента данных, передаваемых как слово (4 байта).

В режиме Dual ADC, данные обоих ADC2 и ADC1 передаются на первом запросе (ADC2 данные занимают старшее полуслово, и данные ADC1 занимают младшее полуслово), и так далее.

В режиме Triple ADC генерируются три запроса DMA. На первом запросе передаются данные обоих ADC2 и ADC1 (ADC2 данные занимают старшее полуслово, и данные ADC1 занимают младшее полуслово). На втором запросе предаются данные обоих ADC1 и ADC3 (ADC1 данные занимают старшее полуслово, и данные ADC3 занимают младшее полуслово). На третьем запросе передаются данные обоих ADC3 и ADC2 (ADC3 данные занимают старшее полуслово, и данные ADC2 занимают младшее полуслово), и так далее.

DMA mode 2 используется в interleaved mode и в regular simultaneous mode (только режим Dual ADC).

Пример:

a) Interleaved dual mode: запрос DMA генерируется каждый раз, когда доступны 2 элемента данных:

1-й запрос: ADC_CDR[31:0] = ADC2_DR[15:0] | ADC1_DR[15:0]
2-й запрос: ADC_CDR[31:0] = ADC2_DR[15:0] | ADC1_DR[15:0]

b) Interleaved triple mode: запрос DMA генерируется каждый раз, когда доступны 2 элемента данных:

1-й запрос: ADC_CDR[31:0] = ADC2_DR[15:0] | ADC1_DR[15:0]
2-й запрос: ADC_CDR[31:0] = ADC1_DR[15:0] | ADC3_DR[15:0]
3-й запрос: ADC_CDR[31:0] = ADC3_DR[15:0] | ADC2_DR[15:0]
4-й запрос: ADC_CDR[31:0] = ADC2_DR[15:0] | ADC1_DR[15:0]

– DMA mode 3: этот режим подобен DMA mode 2. Единственное различие состоит в том, что в каждом запросе DMA (доступны два элемента данных) два байта, представляющие два элемента данных, преобразованных ADC, передаются в виде полуслова. Порядок передачи данных аналогичен порядку передачи данных в режиме DMA 2.

DMA mode 3 используется в interleaved mode с разрядностями 6 и 8 бит (dual и triple mode).

Пример:

a) Interleaved dual mode: запрос DMA генерируется каждый раз, когда доступны 2 элемента данных.

1-й запрос: ADC_CDR[15:0] = ADC2_DR[7:0] | ADC1_DR[7:0]
2-й запрос: ADC_CDR[15:0] = ADC2_DR[7:0] | ADC1_DR[7:0]

b) Interleaved triple mode: запрос DMA генерируется каждый раз, когда доступны 2 элемента данных.

1-й запрос: ADC_CDR[15:0] = ADC2_DR[7:0] | ADC1_DR[7:0]
2-й запрос: ADC_CDR[15:0] = ADC1_DR[7:0] | ADC3_DR[7:0]
3-й запрос: ADC_CDR[15:0] = ADC3_DR[7:0] | ADC2_DR[7:0]
4-й запрос: ADC_CDR[15:0] = ADC2_DR[7:0] | ADC1_DR[7:0]

Детектирование overrun: если было определено overrun на одном из задействованных ADC (ADC1 и ADC2 в режимах dual и triple, ADC3 только в режиме triple), запросы DMA больше не выдаются, чтобы гарантировать, что все данные, переданные в RAM, достоверны. Может случиться так, что бит EOC, соответствующий одному из ADC, останется установленным, потому что регистр данных этого ADC содержит достоверные данные.

Injected simultaneous mode. Этот режим преобразовывает инжектированную группу каналов. Сигнал внешнего триггера приходит от мультиплексора группы injected ADC1 (выбирается битами JEXTSEL[3:0] в регистре ADC1_CR2). Simultaneous trigger предоставлен для ADC2 и ADC3.

Примечание: не следует преобразовывать один и тот же канал на двух/трех ADC (при преобразовании одного и того же канала нет перекрывающихся периодов дискретизации для двух/трех ADC).

В simultaneous mode один должен преобразовать последовательности с одинаковой длиной, или гарантировать, чтобы интервалы между триггерами были больше, чем 2 последовательности (режим Dual ADC) / 3 последовательности (режим Triple ADC). Иначе ADC с более короткой последовательностью может перезапуститься, пока ADC с более длинной последовательностью завершает предыдущие преобразования.

Regular преобразования можно выполнить на одном или на всех ADC. В этом случае они независимы друг от друга и прерываются при возникновении injected события. Они возобновляются в конце injected-группы преобразования.

Режим Dual ADC. На событии завершения преобразования ADC1 или ADC2:

• Преобразованные данные сохраняются в регистры ADC_JDRx каждого интерфейса ADC.
• Генерируется прерывание JEOC (если это разрешено на одном из двух интерфейсов ADC), когда были преобразованы injected-каналы ADC1/ADC2.

Рис. 52. Injected simultaneous mode на 4 каналах: dual ADC mode.

Режим Triple ADC. На событии завершения преобразования ADC1, ADC2 или ADC3:

• Преобразованные данные сохраняются в регистрах ADC_JDRx каждого интерфейса ADC.
• Генерируется прерывание JEOC (если это разрешено на одном из трех интерфейсов ADC), когда были преобразованы injected-каналы ADC1/ADC2/ADC3.

Рис. 53. Injected simultaneous mode на 4 каналах: triple ADC mode.

[Regular simultaneous mode]

Этот режим выполняется на regular группе каналов. Сигнал внешнего триггера поступает из мультиплексора группы regular ADC1 (выбирается битами EXTSEL[3:0] в регистре ADC1_CR2). Simultaneous триггер предоставляется для ADC2 и ADC3.

Примечание: не преобразуйте один и тот же канал на двух/трех ADC (при преобразовании одного и того же канала нет перекрывающихся периодов дискретизации для двух/трех ADC).

В режиме regular simultaneous необходимо преобразовать последовательности с одинаковой длиной, или гарантировать, чтобы интервалы между триггерами были больше, чем 2 последовательности (режим Dual ADC) / 3 последовательности (режим Triple ADC). Иначе ADC с более короткой последовательностью может перезапуститься, пока ADC с более длинной последовательностью завершает предыдущие преобразования.

Injected-преобразования должны быть запрещены.

Режим Dual ADC. На событии окончания преобразования ADC1 или ADC2:

• Генерируется 32-битный запрос DMA (если биты DMA[1:0] в регистре ADC_CCR равны 0b10). Этот запрос перемещает данные, преобразованные ADC2, сохраненные в старшем полуслове 32-битного регистра ADC_CDR, в SRAM, и затем преобразованные данные ADC1, сохраненные в младшем полуслове ADC_CDR, в SRAM.
• Генерируется прерывание EOC (если это разрешено на одном из двух интерфейсов ADC), когда были преобразованы все regular каналы ADC1/ADC2.

 Рис. 54. Regular simultaneous mode на 16 каналах: dual ADC mode.

Режим Triple ADC. На событии окончания преобразования ADC1, ADC2 или ADC3:

• Генерируется три 32-битных запроса передачи DMA (если биты DMA[1:0] в регистре ADC_CCR равны 0b01). Происходят 3 перемещения данных из 32-битного регистра ADC_CDR в SRAM: сначала преобразованные данные ADC1, затем преобразованные данные ADC2, и затем преобразованные данные ADC3. Процесс повторяется для каждых трех новых преобразований.
• Генерируется прерывание EOC (если это разрешено на одном из трех интерфейсов ADC), когда были преобразованы все regular-каналы ADC1/ADC2/ADC3.

Рис. 55. Regular simultaneous mode на 16 каналах: triple ADC mode.

[Interleaved mode]

Этот режим может быть запущен только на группе regular (обычно один канал). Сигнал внешнего триггера поступает из мультиплексора regular канала ADC1.

Режим Dual ADC. После внешнего триггера происходит следующее:

• ADC1 стартует немедленно.
• ADC2 стартует после задержки из нескольких тактов ADC.

Минимальная задержка, которая разделяет 2 преобразования в режиме interleaved, конфигурируется битами DELAY в регистре ADC_CCR. Однако ADC не может запустить преобразование, если комплементарный ADC все еще оцифровывает свой вход (только один ADC может делать выборку входного сигала в определенное время). В этом случае задержка получается равной времени выборки + 2 такта ADC. Например, если DELAY = 5 тактовых циклов, и выборка занимает 15 тактов на обоих ADC, то 17 тактов будут разделять преобразования ADC1 и ADC2.

Если бит CONT установлен на обоих ADC1 и ADC2, то выбранные regular-каналы обоих ADC непрерывно преобразовываются.

Примечание: если последовательность преобразования прервана (например, когда произошло завершение передачи DMA), multi-ADC секвенсор должен быть сброшен путем предварительного конфигурирования в режиме independent (биты DUAL[4:0] = 00000) перед повторным программированием режима interleaved.

После прерывания EOC, сгенерированного ADC2 (если оно разрешено битом EOCIE), генерируется запрос 32-битной передачи DMA (если биты DMA[1:0] в регистре ADC_CCR равны 0b10). Этот запрос сначала передает преобразованные ADC2 данные, сохраненные в старшей половине 32-битного регистра ADC_CDR, в SRAM, затем передает преобразованные ADC1 данные, сохраненные в младшей половине этого регистра, в SRAM.

Рис. 56. Interleaved mode на канале 1 в режиме continuous conversion: dual ADC mode.

Режим Triple ADC. После поступления сигнала от внешнего триггера:

• Немедленно стартует ADC1, и
• ADC2 стартует после задержки из нескольких тактов ADC,
• ADC3 стартует после задержки из нескольких тактов ADC относительно преобразования ADC2.

Минимальная задержка, которая разделяет 2 преобразования в interleaved mode конфигурируется битами DELAY регистра ADC_CCR. Однако ADC не может запустить преобразование, если комплементарный ADC все еще оцифровывает свой вход (только один ADC может делать выборку входного сигнала в любой момент времени). В этом случае задержка становится равной времени выборки + 2 такта ADC. Например, если DELAY = 5 тактов и выборка занимает 15 тактов на трех ADC, то преобразования на ADC1, ADC2 и ADC3 будут разделяться 17 тактами).

Если бит CONT установлен на ADC1, ADC2 и ADC3, то выбранные regular-каналы всех ADC непрерывно преобразуют сигнал.

Примечание: если последовательность преобразования прервана (например, когда произойдет окончание передачи DMA), то секвенсор multi-ADC должен быть сброшен путем предварительного конфигурирования его в independent-режиме (биты DUAL[4:0] = 00000) перед повторным программированием interleaved-режима.

В этом режиме запрос DMA генерируется каждый раз, когда доступно 2 элемента данных (если биты DMA[1:0] регистра ADC_CCR равны 0b10). Запрос сначала передает в SRAM первые преобразованные данные, сохраненные в младшем полуслове 32-битного регистра ADC_CDR, затем передает в SRAM вторые преобразованные данные, сохраненные в старшем полуслове ADC_CDR. Последовательность следующая:

1-й запрос: ADC_CDR[31:0] = ADC2_DR[15:0] | ADC1_DR[15:0]
2-й запрос: ADC_CDR[31:0] = ADC1_DR[15:0] | ADC3_DR[15:0]
3-й запрос: ADC_CDR[31:0] = ADC3_DR[15:0] | ADC2_DR[15:0]
4-й запрос: ADC_CDR[31:0] = ADC2_DR[15:0] | ADC1_DR[15:0], ...

Рис. 57. Interleaved mode на 1 канале в continuous conversion mode: triple ADC mode.

Режим alternate trigger. Этот режим может быть запущен только на injected-группе. Сигнал внешнего триггера приходит от мультиплексора injected-группы ADC1.

Примечание: regular преобразование может быть разрешено на одном или всех ADC. В этом случае regular преобразования не зависят друг от друга. Преобразование regular прерывается, когда ADC должен выполнить injected преобразование. Преобразование regular возобновится, когда injected преобразование завершится.

Если последовательность преобразования была прервана (например, когда произойдет окончание передачи DMA), то секвенсор multi-ADC должен быть сброшен путем предварительного конфигурирования его в independent-режиме (биты DUAL[4:0] = 00000) перед повторным программированием interleaved-режима.

Интервал времени между двумя событиями триггера должен быть больше или равен 1 периоду тактов ADC. Минимальный интервал времени между двумя событиями триггера, которые запускают преобразования на том же самом ADC такое же, как в single ADC mode.

Режим Dual ADC. Алгоритм следующий:

• Когда срабатывает 1-й триггер, преобразуются все injected каналы ADC1 в группе
• Когда срабатывает 2-й триггер, преобразуются все injected каналы ADC2 в группе
• и так далее.

Прерывание JEOC, если разрешено, генерируется после того, как преобразуются все injected каналы ADC1 в группе.

Прерывание JEOC, если разрешено, генерируется после того, как преобразуются все injected каналы ADC2 в группе.

Если сработает другой внешний триггер после преобразования всех injected-каналов в группе, то процесс alternate-триггера перезапустится преобразованием injected каналов ADC1 в группе.

Рис. 58. Триггер alternate: injected группа каждого ADC.

Если для обоих ADC1 и ADC2 разрешен прерывистый инжектированный режим (injected discontinuous mode):

• Когда сработает 1-й триггер, преобразуется первый injected канал ADC1
• Когда сработает 2-й триггер, преобразуется первый injected канал ADC2
• и так далее.

Прерывание JEOC, если разрешено, генерируется после того, как преобразуются все injected каналы ADC1 в группе.

Прерывание JEOC, если разрешено, генерируется после того, как преобразуются все injected каналы ADC2 в группе.

Если сработает другой внешний триггер после преобразования всех injected-каналов в группе, то процесс alternate-триггера перезапустится.

Рис. 59. Триггер alternate: 4 injected канала (каждого ADC) в discontinuous mode.

Режим Triple ADC. Алгоритм следующий:

• Когда срабатывает 1-й триггер, преобразуются все injected каналы ADC1 в группе
• Когда срабатывает 2-й триггер, преобразуются все injected каналы ADC2 в группе
• Когда срабатывает 3-й триггер, преобразуются все injected каналы ADC3 в группе
• и так далее.

Прерывание JEOC, если разрешено, генерируется после того, как преобразуются все injected каналы ADC1 в группе.

Прерывание JEOC, если разрешено, генерируется после того, как преобразуются все injected каналы ADC2 в группе.

Прерывание JEOC, если разрешено, генерируется после того, как преобразуются все injected каналы ADC3 в группе.

Если сработает другой внешний триггер после преобразования всех injected-каналов в группе, то процесс alternate-триггера перезапустится преобразованием injected каналов ADC1 в группе.

Рис. 60. Триггер alternate: группа injected каждого ADC.

[Комбинированный режим regular/injected simultaneous]

Есть возможность прервать одновременное (simultaneous) преобразование regular-группы, чтобы запустить simultaneous преобразование injected-группы.

Примечание: в комбинированном режиме regular/injected simultaneous необходимо преобразовать последовательность с той же длиной, или гарантировать, что интервал между триггерами больше, чем большое время преобразования 2 последовательностей (режим Dual ADC) / 3 последовательностей (режим Triple ADC). Иначе ADC с самой короткой последовательностью может перезапуститься, когда ADC с самой длинной последовательностью завершает предыдущие преобразования.

[Комбинированный режим regular simultaneous + alternate триггер]

Есть возможность прервать simultaneous-преобразование regular группы для запуска преобразования alternate-триггера группы injected. Рис. 61 показывает поведение, когда alternate прерывает преобразование simultaneous regular.

Рис. 61. Alternate + regular simultaneous.

Преобразование injected alternate немедленно запускается после injected-события. Если regular преобразование уже работает, то чтобы гарантировать синхронизацию после injected преобразования, преобразование regular всех (master/slave) ADC останавливается и синхронно возобновляется по окончании injected-преобразования.

Примечание: в комбинированном режиме regular simultaneous + alternate триггер необходимо преобразовывать последовательности одинаковой длины, или гарантировать, что интервал между триггерами больше, чем длинное время преобразования 2 последовательностей (режим Dual ADC) / 3 последовательностей (режим Triple ADC). Иначе ADC с самой короткой последовательностью может перезапуститься, когда ADC с самой длинной последовательностью завершает предыдущие преобразования.

Если последовательность преобразования была прервана (например, когда произойдет окончание передачи DMA), то секвенсор multi-ADC должен быть сброшен путем предварительного конфигурирования его в independent-режиме (биты DUAL[4:0] = 00000) перед повторным программированием interleaved-режима.

Если триггер сработает во время преобразования injected, которое прервало преобразование regular, то триггер игнорируется. Рис. 62 показывает поведение для этого случая (2-й триггер игнорируется).

Рис. 62. Случай, когда сработал триггер во время преобразования injected.

[Датчик температуры]

Датчик температуры можно использовать для измерения температуры окружающей среды (ambient temperature, TA) микроконтроллера. Датчик температуры позволяет измерять значения от –40 до 125 °C с точностью ±1.5 °C.

• На чипах STM32F40x и STM32F41x датчик температуры подключен внутри кристалла к каналу ADC1_IN16, который используется для преобразования напряжения выхода датчика в цифровое значение.
• На чипах STM32F42x и STM32F43x датчик температуры подключен внутри кристалла к тому же каналу, что и V_BAT: ADC1_IN18. Таким образом, ADC1_IN18 используется либо для оцифровки выхода датчика температуры, либо V_BAT. Одновременно можно использовать либо датчик температуры, либо V_BAT, но не одновременно. Когда одновременно установлено преобразование и датчика температуры, и V_BAT, то оцифровывается только V_BAT.

Рис. 63 показывает блок-схему датчика температуры.

Рис. 63. Блок-схема датчика температуры и канала V_REFINT.

Примечание (1). VSENSE это вход ADC1_IN16 для микроконтроллеров STM23F40x и STM32F41x, и ADC1_IN18 для микроконтроллеров STM32F42x и STM32F43x.

Когда датчик температуры не используется, его можно перевести в режим отключения (power down mode).

Примечание: бит TSVREFE должен быть установлен, чтобы разрешить преобразование двух внутренних каналов: ADC1_IN16 или ADC1_IN18 (датчик температуры) и ADC1_IN17 (V_REFINT).

Чтение температуры. Для использования датчика:

1. Выберите входной канал ADC1_IN16 или ADC1_IN18 (в зависимости от используемого микроконтроллера).
2. Выберите время выборки больше, чем минимальное время выборки, указанное в даташите.
3. Установите бит TSVREFE в регистре ADC_CCR, чтобы вывести датчик температуры из режима power down.
4. Запустите преобразование ADC установкой бита SWSTART (или от внешнего триггера).
5. Прочитайте данные VSENSE в регистре данных ADC.
6. Вычислите температуру по следующей формуле:

Температура (°C) = {(VSENSE – V25) / Avg_Slope} + 25

Здесь V25 равно значению VSENSE для 25° C, Avg_Slope равно среднему наклону температуры по отношению к кривой VSENSE (в единицах mV/°C или mkV/°C). См. секцию электрических характеристик даташита для получения актуальных значений V25 и Avg_Slope.

Примечание: у этого датчика есть время запуска (startup time) после выхода его из режима power down перед тем, как он может выводить VSENSE с корректным уровнем. У ADC также есть время старта после power-on, поэтому для минимизации задержки биты ADON и TSVREFE должны быть установлены одновременно.

Напряжение на выходе датчика температуры линейно меняется с изменением температуры. Смещение этой линейной функции зависит от каждого чипа из-за изменений условий техпроцесса (один чип от другого может отличаться на смещение до 45°C).

Внутренний датчик температуры больше подходит для приложений, которые детектируют изменения температуры вместо регистрации абсолютных температур. Если требуется точное измерение температуры, то должен использоваться внешний датчик температуры.

[Мониторинг заряда батареи]

Бит VBATE в регистре ADC_CCR используется для переключения к измерению напряжения батареи. Поскольку напряжение V_BAT может быть выше напряжения V_DDA, то для гарантии правильной работы ADC ножка V_BAT подключена внутри кристалла к мостовому делителю.

Когда установлен бит VBATE мост автоматически разрешается для подключения:

• V_BAT/2 для входного канала ADC1_IN18 на кристаллах STM32F40xx и STM32F41xx.
• V_BAT/4 для входного канала ADC1_IN18 на кристаллах STM32F42xx и STM32F43xx.

Примечание: на кристаллах STM32F42xx и STM32F43xx сигналы V_BAT и датчика температуры подключены к одному и тому же внутреннему каналу ADC (ADC1_IN18). Одновременно можно измерять только один из сигналов, V_BAT или датчик температуры. Если оба этих сигнала выбраны одновременно, то будет измеряться только V_BAT.

[Прерывания ADC]

Может быть сгенерировано прерывание по окончанию преобразования групп regular и injected, когда установлен бит статуса analog watchdog, и когда установлен бит статуса overrun. Для гибкости доступны отдельные биты для разрешения прерывания от этих событий.

В регистре ADC_SR имеются 2 других флага, но с ними не связаны прерывания:

• JSTRT (старт преобразования для каналов группы injected).
• STRT (старт преобразования для каналов группы regular).

Таблица 70. Прерывания ADC.

[Регистры ADC]

Карта памяти регистров ADC. Регистры ADC1, ADC2, ADC3 микроконтроллеров STM32F4xx находятся в диапазоне абсолютных адресов 0x40012000 .. 0x400123FF.

[Рис. 19 из stm32f429zi.pdf]

Таблица 71. Глобальная карта регистров ADC.

Таблица 72. Карта регистров ADC и значения после сброса для каждого ADC.

Таблица 73. Карта регистров ADC и значения после сброса (общие регистры ADC).

Регистры периферийного устройства ADC должны записываться на уровне полного слова (32 бита). Доступ на чтение может осуществляться побайтно (8 бит), на половине слова (16 бит) или как слово (32 бита).

[Простые примеры использования АЦП STM32]

/**

* @brief Инициализация ADC

* Эта функция конфигурирует аппаратные ресурсы ADC.

* @param hadc: указатель на дескриптор ADC.

*/

void HAL_ADC_MspInit(ADC_HandleTypeDef* hadc)
{
   GPIO_InitTypeDef GPIO_InitStruct = {0};
   if(hadc->Instance==ADC2)
   {
      /* Разрешение тактов периферийного устройства */
      __HAL_RCC_ADC2_CLK_ENABLE();
  
      __HAL_RCC_GPIOC_CLK_ENABLE();
      /** Конфигурация ножек ADC2:      PC3     ------> ADC123_IN13      */
      GPIO_InitStruct.Pin = ADC123_IN13;
      GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;
      GPIO_InitStruct.Pull = GPIO_NOPULL;
      HAL_GPIO_Init(BATT_ADC_PORT, &GPIO_InitStruct);
   }
   else if(hadc->Instance==ADC3)
   {
      /* Разрешение тактов периферийного устройства */
      __HAL_RCC_ADC3_CLK_ENABLE();
  
      __HAL_RCC_GPIOF_CLK_ENABLE();
      /** Конфигурация ножек ADC3:      PF6     ------> ADC3_IN4      */
      GPIO_InitStruct.Pin = ADC3_IN4;
      GPIO_InitStruct.Mode = GPIO_MODE_ANALOG;
      GPIO_InitStruct.Pull = GPIO_NOPULL;
      HAL_GPIO_Init(ADC_PORT, &GPIO_InitStruct);
   }
}

#include < stdint.h>

#include < stdbool.h>

#include "battadc.h"

#include "screenthread.h"

#include "errors.h"

#include "stm32f4xx_hal.h"

// АЦП сконфигурирован в 12 битном режиме, поэтому при выравнивании

// вправо максимальное считанное значение из регистра результата

// ADC2_DR будет равно 4095:

#define BATT_ADC_MAX_SAMPLE_VALUE ((1 < < 12)-1)

// Максимальное значение счетчика для усреднения 244, подогнанное

// для удобства расчета процентов заряда батареи. Здесь за 100%

// условно принято измеряемое напряжение 3.3V:

#define BATTMAXCNT (1000000/BATT_ADC_MAX_SAMPLE_VALUE)

__no_init static ADC_HandleTypeDef hbattadc @ "SDRAM_DATA";

static uint8_t battpercent;

static void MX_ADC2_Init(void)
{
   memset(&hbattadc, 0, sizeof(ADC_HandleTypeDef));
   ADC_ChannelConfTypeDef sConfig = {0};

   /** Конфигурирование глобальных функций ADC (такты, разрешение,

     * выравнивание данных и количество преобразований) */
   hbattadc.Instance = ADC2;
   hbattadc.Init.ClockPrescaler        = ADC_CLOCK_SYNC_PCLK_DIV4;
   hbattadc.Init.Resolution            = ADC_RESOLUTION_12B;
   hbattadc.Init.ScanConvMode          = DISABLE;
   hbattadc.Init.ContinuousConvMode    = DISABLE;
   hbattadc.Init.DiscontinuousConvMode = DISABLE;
   hbattadc.Init.ExternalTrigConvEdge  = ADC_EXTERNALTRIGCONVEDGE_NONE;
   hbattadc.Init.ExternalTrigConv      = ADC_SOFTWARE_START;
   hbattadc.Init.DataAlign             = ADC_DATAALIGN_RIGHT;
   hbattadc.Init.NbrOfConversion       = 1;
   hbattadc.Init.EOCSelection          = ADC_EOC_SINGLE_CONV;
   hbattadc.Init.EOCSelection          = DISABLE;
   if (HAL_ADC_Init(&hbattadc) != HAL_OK)
      HALerrorHandler(__FILE__, __LINE__);
   /** Конфигурирование выбранного обычного канала ADC его соответствующим

     * рангом в секвенсоре и его временем выборки. */
   sConfig.Channel      = ADC_CHANNEL_13;
   sConfig.Rank         = 1;
   sConfig.SamplingTime = ADC_SAMPLETIME_3CYCLES;
   sConfig.Offset       = 0;
   if (HAL_ADC_ConfigChannel(&hbattadc, &sConfig) != HAL_OK)
      HALerrorHandler(__FILE__, __LINE__);
}

void battmeastask (void const * argument)
{
   uint8_t battbuffcnt = 0;
   uint32_t battsumm = 0;
   uint8_t battpercent_old;
   
   MX_ADC2_Init();
   battpercent_old = 101;
   while(1)
   {
      if(HAL_ADC_Start(&hbattadc) != HAL_OK)
      {
         /* Ошибка запуска преобразования */
         HALerrorHandler(__FILE__, __LINE__);
      }
      HAL_ADC_PollForConversion(&hbattadc, 10);
      if(HAL_ADC_GetState(&hbattadc) & HAL_ADC_STATE_EOC_REG)
      {
         // Усреднение результата измерения напряжения:
         battsumm += HAL_ADC_GetValue(&hbattadc);
         if (BATTMAXCNT == battbuffcnt)
         {
            battpercent = battsumm/10000;
            if (battpercent>100)
               battpercent = 100;
            if (battpercent_old != battpercent)
            {
               battpercent_old = battpercent;
               UpdateAtScreen(SCR_UPDATE_BATT);
            }
            battsumm = 0;
            battbuffcnt = 0;
         }
         else
            battbuffcnt++;
      }
      osDelay(3);
   }
}

#define SNDBUFLEN 512

TIM_HandleTypeDef adctim;
ADC_HandleTypeDef hadc3;

int16_t adcbuf[2][SNDBUFLEN];

uint8_t adcbufidx = 0;
TSoundBuf soundbuf;

void TIM3_IRQHandler (void)
{
   HAL_TIM_IRQHandler(&adctim);
   HAL_ADC_Start_IT(&hadc3);
}

void ADC_IRQHandler (void)
{
   HAL_ADC_IRQHandler(&hadc3);
}

/**

* @brief Функция преобразует unsigned int32 в signed int16 (short).

* @param Результат ADC, сдвинутый влево, до 16 разрядов.

*        Этот алгоритм преобразования описан в AN5012 "Analog-to-digital

*        audio conversion example using STM32L4 Series microcontroller

*        peripherals"

*/

static int16_t ADC_to_USB_Dataformat(uint32_t ADC_sample)
{
   int32_t temp_val=0x0;
   // Изменение формата данных из 32-битного беззнакового
   // (где используется 16 бит), в формат 16 бит со знаком:
   temp_val = (int32_t)(ADC_sample-32768);
   return (int16_t)temp_val;
}

void HAL_ADC_ConvCpltCallback(ADC_HandleTypeDef* hadc)
{
   static uint16_t adcidx = 0;
   TSoundBuf *psndbuf;
   static uint32_t period;
   
   if (adcidx < SNDBUFLEN)
   {
      adcbuf[adcbufidx][adcidx]
            = ADC_to_USB_Dataformat((uint32_t)HAL_ADC_GetValue(&hadc3));
      adcidx++;
   }
   else
   {
      if (IFSK_receive == ifskmode)
      {
         soundbuf.rawdata = adcbuf[adcbufidx];
         soundbuf.size = SNDBUFLEN;
         psndbuf = &soundbuf;
         xQueueSendFromISR( dataQueue, &psndbuf, NULL );         
      }
      adcidx = 0;
      adcbufidx = adcbufidx?0:1;
      adcbuf[adcbufidx][adcidx]
            = ADC_to_USB_Dataformat((uint32_t)HAL_ADC_GetValue(&hadc3));
      adcidx++;
   }
}

void MX_ADC3_Init(void)
{
   ADC_ChannelConfTypeDef sConfig = {0};

   /** Конфигурирование глобальных функций ADC (такты, разрешение, выравнивание

     *  данных и количество преобразований) */
   hadc3.Instance = ADC3;
   hadc3.Init.ClockPrescaler        = ADC_CLOCK_SYNC_PCLK_DIV4;
   hadc3.Init.Resolution            = ADC_RESOLUTION_12B;
   hadc3.Init.ScanConvMode          = DISABLE;
   hadc3.Init.ContinuousConvMode    = DISABLE;
   hadc3.Init.DiscontinuousConvMode = DISABLE;
   hadc3.Init.ExternalTrigConvEdge  = ADC_EXTERNALTRIGCONVEDGE_NONE;
   hadc3.Init.ExternalTrigConv      = ADC_SOFTWARE_START;
   hadc3.Init.DataAlign             = ADC_DATAALIGN_LEFT;
   hadc3.Init.NbrOfConversion       = 1;
   hadc3.Init.DMAContinuousRequests = DISABLE;
   hadc3.Init.EOCSelection          = ADC_EOC_SINGLE_CONV;
   if (HAL_ADC_Init(&hadc3) != HAL_OK)
      HALerrorHandler(__FILE__, __LINE__);
   /** Конфигурирование выбранного обычного канала ADC его соответствующим

     * рангом в секвенсоре и его временем выборки. */
   sConfig.Channel = ADC_CHANNEL_4;
   sConfig.Rank = 1;
   sConfig.SamplingTime = ADC_SAMPLETIME_3CYCLES;
   if (HAL_ADC_ConfigChannel(&hadc3, &sConfig) != HAL_OK)
      HALerrorHandler(__FILE__, __LINE__);
   HAL_NVIC_SetPriority(ADC_IRQn, ADC_HW_INTERRUPT_PRIORITY, 0);
   HAL_NVIC_EnableIRQ(ADC_IRQn);
}

void TIM3_init (void)
{
  /* -----------------------------------------------------------------------

   Частота входных тактов TIM3 (TIM3CLK) устанавливается на частоту тактов

   2 * APB1 (PCLK1), поскольку прескалер APB1 отличается от 1.

      TIM3CLK = 2 * PCLK1        PCLK1 = HCLK / 4

       => TIM3CLK = HCLK / 2 = SystemCoreClock /2

   Чтобы получить частоту тактов TIM3 10 кГц, прескалер вычисляется следующим

   образом:

   Prescaler = (TIM3CLK / частота тактов счетчика TIM3) - 1

   Prescaler = ((SystemCoreClock /2) / 10 кГц) - 1

   Примечание: переменная SystemCoreClock хранит частоту HCLK. Каждый раз, когда

   изменяется частота ядра (HCLK), пользователь должен обновить переменную

   SystemCoreClock. Иначе любая конфигурация, основанная на значении этой

   переменной, будет некорректной. Эта переменная обновляется тремя способами:

      1) Вызовом CMSIS-функции SystemCoreClockUpdate().

      2) Вызовом HAL API-функции HAL_RCC_GetSysClockFreq().

      3) Каждый раз, когда вызывается HAL_RCC_ClockConfig() для конфигурирования

         системной тактовой частоты.

  ----------------------------------------------------------------------- */  
   adctim.Instance = TIM3;

   /* Запрет глобального прерывания TIMx */
   __HAL_TIM_DISABLE(&adctim);
   HAL_NVIC_DisableIRQ(TIMx_IRQn);
   __HAL_RCC_TIM3_CLK_DISABLE();
   
   /* Инициализация аппаратуры TIM3:

      + Period = 10000 - 1

      + Prescaler = ((SystemCoreClock/2)/10000) - 1

      + ClockDivision = 0

      + Counter direction = Up

   */
   adctim.Init.Period = (uint32_t)((SystemCoreClock/2) / NOMINAL_SAMPLING_RATE) - 1;
   adctim.Init.Prescaler = 0;
   adctim.Init.ClockDivision = 0;
   adctim.Init.CounterMode = TIM_COUNTERMODE_UP;
   __HAL_RCC_TIM3_CLK_ENABLE();

   HAL_NVIC_SetPriority(TIMx_IRQn, TIMADC_HW_INTERRUPT_PRIORITY, 0);
   /* Разрешение глобального прерывания TIMx */
   HAL_NVIC_EnableIRQ(TIMx_IRQn);
   TIM_Base_SetConfig(adctim.Instance, &adctim.Init); 
   __HAL_TIM_ENABLE_IT(&adctim, TIM_IT_UPDATE);
      
   /* Разрешение периферийного устройства таймера */
   __HAL_TIM_ENABLE(&adctim);
}

[Ссылки]

1. STM32F427xx STM32F429xx Datasheet site:st.com.
2. RM0090 Reference manual STM32F405/415, STM32F407/417, STM32F427/437 and STM32F429/439 advanced Arm®-based 32-bit MCUs site:st.com.
3. STM32: аббревиатуры и термины.