<?xml version="1.0" encoding="utf-8"?>
<rss version="2.0" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:atom="http://www.w3.org/2005/Atom">
	<channel>
		<title>AVR151: настройка и использование SPI</title>
		<description>Обсуждение AVR151: настройка и использование SPI</description>
		<link>https://microsin.net/programming/avr/avr151-setup-and-use-spi.html</link>
		<lastBuildDate>Fri, 17 Apr 2026 00:08:07 +0300</lastBuildDate>
		<generator>JComments</generator>
		<atom:link href="https://microsin.net/component/option,com_jcomments/format,raw/limit,10/object_group,com_content/object_id,1807/task,rss/" rel="self" type="application/rss+xml" />
		<item>
			<title>protv написал:</title>
			<link>https://microsin.net/programming/avr/avr151-setup-and-use-spi.html#comment-95847</link>
			<description><![CDATA[Перечитываю данную фразу, и ни как не могу понять почему при низком делителе не рекомендуют использовать прерывания. "Обмен данными по прерываниям в режиме master имеет смысл использовать, только если генерируемая тактовая частота SCK получается большим делителем системной частоты (наподобие 64 или 128). В этом случае процессор может делать что-то еще, вместо того чтобы тупо ждать момента, когда можно передать/принять очередной байт." Частота кварца 14.7456 МГц, микруха памяти по даташиту держит до 20 МГц. То есть что бы работать на прерывания нужно принудительно и основательно занижать частоту шины? microsin: занижать тактовую частоту master SCK в случае использования для обмена прерываний может понадобиться только в том случае, если нужны интенсивные вычисления на фоне длительного интенсивного обмена через SPI. Понятно почему - при высокой частоте обмена процессор будет вынужден почти все время находиться в обработчике прерывания SPI, и на основной поток вычислений времени не останется.]]></description>
			<dc:creator>protv</dc:creator>
			<pubDate>Thu, 12 May 2022 21:17:54 +0300</pubDate>
			<guid>https://microsin.net/programming/avr/avr151-setup-and-use-spi.html#comment-95847</guid>
		</item>
		<item>
			<title>Александр написал:</title>
			<link>https://microsin.net/programming/avr/avr151-setup-and-use-spi.html#comment-52773</link>
			<description><![CDATA[ Я правильно понял, для корректной реализации работы с несколькими slave устройствами желательно применять тот или иной демультиплексор  из 74 логики, где управляемый контроллером SPI сигнал ~SS подается на вход, а выбор "клиента" осуществляется ногами? microsin: вы все поняли правильно, но мне очень сложно придумать ситуацию, когда такой демультиплексор  (дешифратор) может понадобиться. Обычно подчиненных устройств на шине SPI немного, и никакой демультиплексор  не нужен - выборками непосредственно может управлять главное устройство шины, управляющий микроконтроллер .]]></description>
			<dc:creator>Александр</dc:creator>
			<pubDate>Thu, 18 Mar 2021 09:25:27 +0300</pubDate>
			<guid>https://microsin.net/programming/avr/avr151-setup-and-use-spi.html#comment-52773</guid>
		</item>
		<item>
			<title>Владимир написал:</title>
			<link>https://microsin.net/programming/avr/avr151-setup-and-use-spi.html#comment-19676</link>
			<description><![CDATA[Некоторые девайсы, напр. синтезатор 7001 или DDS AD9850 просят передачи байта начиная с младшего бита. Есть ли у AVR SPI опция реверса, или байт нужно предварительно оборачивать программно? Если нет, то проще передать байт программно через любую ногу не заморачиваясь с SPI. Если кто прочтет, прошу ответить в личку. microsin: регистр управления SPCR, бит Bit 5 – DORD: Data Order.]]></description>
			<dc:creator>Владимир</dc:creator>
			<pubDate>Sat, 28 Dec 2019 20:08:25 +0300</pubDate>
			<guid>https://microsin.net/programming/avr/avr151-setup-and-use-spi.html#comment-19676</guid>
		</item>
		<item>
			<title>Alexey написал:</title>
			<link>https://microsin.net/programming/avr/avr151-setup-and-use-spi.html#comment-6702</link>
			<description><![CDATA[Если два устройства Slave ждут обмена с одним Master одновременно, их шины MISO объединены и выдают (неважно, 1 или 0) в ожидании, а во время обмена MISO одного вынужден ослаблять (мешать) MISO другого. Получается нельзя ставить устройство Slave на ожидание обмена, включив MISO на выход, если их несколько, а только MISO на вход. Тогда в примерах - ошибка. microsin: для разрешения подобных конфликтов как раз и придуманы сигналы выборки ~SS. Если на выводе ~SS не активный уровень (лог. 1), то подчиненное устройство переводит свой выход MISO в третье (отключенное) состояние.]]></description>
			<dc:creator>Alexey</dc:creator>
			<pubDate>Fri, 06 Jul 2018 22:06:07 +0300</pubDate>
			<guid>https://microsin.net/programming/avr/avr151-setup-and-use-spi.html#comment-6702</guid>
		</item>
	</channel>
</rss>
