Программирование ARM nRF52: источники питания Mon, September 27 2021  

Поделиться

Нашли опечатку?

Пожалуйста, сообщите об этом - просто выделите ошибочное слово или фразу и нажмите Shift Enter.

nRF52: источники питания Печать
Добавил(а) microsin   

У микроконтроллера nRF52832 имеются следующие функции по организации питания:

• Встроенные в чип регуляторы LDO и DC/DC.
• Глобальные режимы System ON/System OFF.
• Индивидуальное управление питанием секции RAM для всех режимов системы.
• Пробуждение из режима System OFF по событию на аналоговом или цифровом выводе.
• Аппаратный супервизор для обслуживания сброса по питанию (power on reset, POR), частичное пропадание питания (brownout) и отказ питания.
• Автоматически управляемые режимы обновления для регуляторов LDO и DC/DC с целью максимальной энергоэффективности.
• Автоматическое переключение между регуляторами LDO и DC/DC в зависимости от нагрузки, с целью максимальной энергоэффективности.

Примечание: новые термины и сокращения см. в Словарике [7].

По умолчанию для питания чипа используется регулятор LDO.

nRF52 POWER LDO regulator setup fig01

Рис. 1. Общая схема питания от регулятора LDO.

Регулятор DC/DC может использоваться как альтернатива регулятору LDO, если это разрешено в регистре DCDCEN. Использование регулятора DC/DC снизит средний потребляемый от внешнего источника питания ток по сравнению с использованием только регулятора LDO. Однако для использования DC/DC регулятора необходимы 2 дополнительных внешних компонента, как показано на рис. 2.

nRF52 POWER DCDC regulator setup fig02

Рис. 2. Общая схема питания с использованием регулятора DC/DC.

Примечание: регулятор DC/DC, даже будучи разрешенным, активируется только при повышенном потреблении тока, например при передаче. Все остальное время продолжает работать регулятор LDO.

System OFF. Это режим самой глубокой экономии энергии, в который может войти система. В этом режиме функционал ядра системы отключается, и все выполняющиеся задачи прерываются.

Устройство может быть переведено в режим System OFF через интерфейс регистра POWER. Из режима System OFF устройство может быть разбужено одним из следующих сигналов:

1. Сигнал DETECT, опционально генерируемый периферийным устройством GPIO.
2. Сигнал ANADETECT, опционально генерируемый модулем LPCOMP.
3. Сигнал SENSE, опционально генерируемый модулем NFC при появлении электромагнитного излучения (wake-on-field).
4. Сброс (reset).

Когда система пробуждается из режима System OFF, она получает сброс. Для дополнительной информации см. далее таблицу 1 "Поведение сброса".

Одна или большее количество секций RAM может сохранить свое содержимое в режиме System OFF, в зависимости от установок в регистрах RAM[n].POWER.

Регистры RAM[n].POWER сохраняют свое значение в режиме System OFF (retained registers, см. "Поведение сброса"). Обратите внимание, что эти регистры обычно перезаписываются кодом запуска (startup code), предоставляемого в примерах приложений nRF.

Перед входом в режим System OFF пользователь должен убедиться, что завершены все выполняющиеся в настоящий момент транзакции EasyDMA. Это обычно делается проверкой всех периферийных устройств, поддерживающих EasyDMA, что они не активны перед входом в System OFF.

Эмуляция режима System OFF. Если устройство находится в режиме отладки (debug interface mode), то System OFF будет эмулироваться, чтобы все требуемые для отладки ресурсы были доступны.

Для дополнительной информации см. описание отладки и трассировки [2]. Для отладки необходимы следующие ключевые компоненты: Debug and trace [2], управление тактированием CLOCK [3], управление питанием POWER, контроллер энергонезависимой памяти NVMC [4], CPU, Flash и RAM. Поскольку в System OFF режиме CPU удерживается включенным, рекомендуется добавить бесконечный цикл непосредственно за входом в System OFF, чтобы не дать CPU выполнить код, который нормально не должен был бы выполняться.

System ON. System ON это состояние по умолчанию после сброса по питанию. В режиме System ON все функциональные блоки, такие как CPU или внутренние периферийные устройства MCU, могут быть в состоянии IDLE (ожидание) или RUN (рабочий режим), в зависимости от конфигурации, установленной программой, и состоянием выполняющегося приложения.

Регистр RESETREAS предоставляет информацию об источнике, который вызвал пробуждение (wakeup) или сброс (reset).

Система может включить и выключить подходящие внутренние источники питания в зависимости от того, сколько необходимо мощности от питания в любой момент времени. Управление питанием периферийного устройства напрямую связано с его уровнем активности, и этот уровень активности обычно повышается и понижается, когда активируются специфические задачи (tasks) или события (events) периферийного устройства.

Подрежимы питания. В режиме System ON, когда как CPU, так и все периферийные устройства находятся в режиме IDLE, система может находится в одном из двух подрежимах питания (sub power modes):

• Подрежим постоянной задержки (Constant latency).
• Подрежим пониженного энергопотребления (Low power).

Constant latency. В режиме постоянной задержки латентность пробуждения CPU и ответа на активацию задач PPI будет всегда постоянной и минимальной. Это обеспечивается путем сохранения во время сна некоторого набора базовых ресурсов во включенном состоянии. Достоинство этого режима в том, что получается постоянная и прогнозируемая задержка, цена за это некоторое повышение энергопотребления. Режим постоянной задержки выбирается активацией задачи CONSTLAT.

Low power. В подрежиме low power система управления питанием гарантирует наименьшее потребление энергии ценой варьирования задержки пробуждения CPU и ответа на активацию задач PPI. Режим low power выбирается задачей LOWPWR.

Когда система входит в режим System ON, она будет, по умолчанию, находится в подрежиме low power.

Супервизор питания. Power supply supervisor инициализирует систему при включении, и реализует функцию раннего оповещения о предстоящем отказе питания. Дополнительно супервизор питания переводит систему в состояние сброса, если напряжение питания слишком низкое для безопасной работы (brownout). Функциональное устройство супервизора показано на рис. 3.

nRF52 POWER supply supervisor fig03

Рис. 3. Блок-схема супервизора.

Power-fail компаратор (POF) может предоставить для CPU раннее оповещение о предстоящем отказе по питанию. Он не сбрасывает систему, но дает CPU время подготовиться к упорядоченному выключению питания.

В компараторе POF реализован гистерезис VHYST, что показано на рис. 4. Порог VPOF устанавливается в регистре POFCON. Если POF разрешен, и напряжение питания упадет ниже порога VPOF, то сгенерируется событие POFWARN. Это событие также генерируется, если напряжение питания уже ниже VPOF в момент, когда POF разрешается, или если VPOF переконфигурируется на уровень выше, чем напряжение питания.

Если предупреждение power-fail разрешено, и напряжение питания ниже VPOF, то компаратор POF не даст контроллеру NVMC выполнить операции записи в NVM. Для дополнительной информации по контроллеру энергонезависимой памяти см. [4].

nRF52 POWER fail comparator fig04

Рис. 4. Компаратор POwer-Fail (BOR обозначает BrownOut Reset).

Для экономии энергии power-fail компаратор в режиме System OFF или System ON не активен, когда такты HFCLK не используются.

Секции RAM. Управление питанием секциями RAM используется для сохранения данных ОЗУ в режиме System OFF, и для выключения не используемых секций RAM в режиме System ON.

Каждая секция RAM может быть включена или выключена независимо в обоих режимах System ON и System OFF. Дополнительную информацию по секциям RAM см. в [5].

[Источники сброса]

Сброс может быть вызван несколькими источниками. После сброса путем программного анализа содержимого регистра RESETREAS можно узнать, какой из источников вызвал сброс.

Power-on reset. Генератор POR инициализирует систему при включении питания. Система удерживается в состоянии сброса, пока уровень напряжения питания не достигнет необходимого рабочего минимума, и пока не запустятся регуляторы напряжения.

Ступенчатое нарастание напряжения питания на 300 mV или более, с временем нарастания 300 мс или меньше, в пределах допустимого напряжения питания, может привести к сбросу системы.

Вывод сброса. Будет сгенерирован сброс от вывода сброса, когда на этом выводе будет установлен соответствующий уровень. Вывод сброса конфигурируется регистрами PSELRESET[0] и PSELRESET[1]. Функция сброса доступна не на всех выводах.

Сброс при пробуждении из System OFF. Система получает сброс, когда выходит из состояния System OFF. DAP при этом не сбрасывается, если устройство находится в режиме отладки, подробности см. в [2].

Soft reset. Программный сброс генерируется, когда устанавливается бит SYSRESETREQ в регистре AIRCR (Application Interrupt and Reset Control Register), как предусмотрено спецификацией ядра ARM®.

Программный сброс также может генерироваться регистром RESET в CTRL-AP [2].

Watchdog reset. Сброс от сторожевого таймера генерируется, когда истек его таймаут, подробнее см. [6].

Brown-out reset. Генератор сброса по отказу питания переведет систему в состояние сброса, если напряжение питания упадет ниже порога brownout reset (BOR). Дополнительную информацию см. далее в таблице 6 "Компаратор детектирования отказа питания".

Retained-регистры. Это регистры, которые сохраняют свое состояние в режиме System OFF и после наступления сброса, в зависимости от его источника. Дополнительную информацию см. в описании регистров, относящихся к различным периферийным устройствам.

Таблица 1. Поведение сброса.

Источник сброса Цель сброса
CPU Периф. GPIO Debug(2) SWJ-DP RAM WDT Retaineg регистры RESETREAS
CPU lockup(3) x x x            
Soft reset x x x            
Выход из System OFF x x   x(4)   x(5)      
WDT reset(6) x x x x   x x x  
Вывод сброса x x x x   x x x  
Brownout reset x x x x x x x x x
Power on reset x x x x x x x x x

Примечания:

(1) RAM никогда не сбрасывается, однако в зависимости от источника сброса содержимое RAM может быть повреждено.
(2) Все компоненты отладки, кроме SWJ-DP. Более подробно про различные компоненты отладки см. [2].
(3) Сброс от блокировки вычислительного ядра (CPU lockup) запрещен, если устройство находится в режиме отладки (debug interface mode). CPU lockup невозможно в режиме System OFF.
(4) Компоненты Debug не сбрасываются, если устройство находится в режиме отладки.
(5) RAM не сбрасывается при пробуждении из режима System OFF, однако в зависимости от настроек части регистров RAM, или всего RAM, содержимое RAM может не сохранится после входа устройства в режим System OFF.
(6) В режиме System OFF сброс от сторожевого таймера недоступен.

[Регистры POWER]

Таблица 2. Экземпляры POWER.

Баз. адрес Периф. устройство Экз. Описание Конфигурация
0x40000000 POWER POWER Управление питанием  

Таблица 3. Обзор регистров POWER.

Регистр Смещ. Описание
TASKS_CONSTLAT 0x078 Задача установки режима постоянной задержки.
TASKS_LOWPWR 0x07C Задача установки режима пониженного питания.
EVENTS_POFWARN 0x108 Событие предупреждения об отказе питания.
EVENTS_SLEEPENTER 0x114 Событие входа CPU в сон путем вызова инструкций WFI/WFE.
EVENTS_SLEEPEXIT 0x118 Событие выхода CPU из сна. Сон был вызван инструкциями WFI/WFE.
INTENSET 0x304 Разрешение прерываний.
INTENCLR 0x308 Запрет прерываний.
RESETREAS 0x400 Информация о причине сброса.
RAMSTATUS 0x428 Регистр состояния RAM (устарело).
SYSTEMOFF 0x500 Регистр выключения системы (входа в режим System OFF).
POFCON 0x510 Конфигурация компаратора детектирования отказа по питанию.
GPREGRET 0x51C Retention-регистр общего назначения.
GPREGRET2 0x520
RAMON 0x524 Регистр включения/выключения RAM (retained-регистр). Устарело.
RAMONB 0x554
DCDCEN 0x578 Регистр разрешения регулятора DC/DC.
RAM[0].POWER 0x900 Регистр управления питанием RAM0.
RAM[0].POWERSET 0x904 Регистр установки бит управления питанием RAM0.
RAM[0].POWERCLR 0x908 Регистр сброса бит управления питанием RAM0.
RAM[1].POWER 0x910 Регистр управления питанием RAM1.
RAM[1].POWERSET 0x914 Регистр установки бит управления питанием RAM1.
RAM[1].POWERCLR 0x918 Регистр сброса бит управления питанием RAM1.
RAM[2].POWER 0x920 Регистр управления питанием RAM2.
RAM[2].POWERSET 0x924 Регистр установки бит управления питанием RAM2.
RAM[2].POWERCLR 0x928 Регистр сброса бит управления питанием RAM2.
RAM[3].POWER 0x930 Регистр управления питанием RAM3.
RAM[3].POWERSET 0x934 Регистр установки бит управления питанием RAM3.
RAM[3].POWERCLR 0x938 Регистр сброса бит управления питанием RAM3.
RAM[4].POWER 0x940 Регистр управления питанием RAM4.
RAM[4].POWERSET 0x944 Регистр установки бит управления питанием RAM4.
RAM[4].POWERCLR 0x948 Регистр сброса бит управления питанием RAM4.
RAM[5].POWER 0x950 Регистр управления питанием RAM5.
RAM[5].POWERSET 0x954 Регистр установки бит управления питанием RAM5.
RAM[5].POWERCLR 0x958 Регистр сброса бит управления питанием RAM5.
RAM[6].POWER 0x960 Регистр управления питанием RAM6.
RAM[6].POWERSET 0x964 Регистр установки бит управления питанием RAM6.
RAM[6].POWERCLR 0x968 Регистр сброса бит управления питанием RAM6.
RAM[7].POWER 0x970 Регистр управления питанием RAM7.
RAM[7].POWERSET 0x974 Регистр установки бит управления питанием RAM7.
RAM[7].POWERCLR 0x978 Регистр сброса бит управления питанием RAM7.

Смещение адреса: 0x304. Запись 1 разрешает соответствующее прерывание. Запись 0 не оказывает никакого влияния. Чтение показывает состояние прерывания: 0 прерывание запрещено, 1 разрешено.

Биты регистра INTENSET:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                                                   C B     A    
Reset 0x00000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Назначение бит:

Id RW Поле Описание
A RW POFWARN Разрешение прерывания для события POFWARN. См. EVENTS_POFWARN.
B RW SLEEPENTER Разрешение прерывания для события SLEEPENTER. См. EVENTS_SLEEPENTER.
C RW SLEEPEXIT Разрешение прерывания для события SLEEPEXIT. См. EVENTS_SLEEPEXIT.

Смещение адреса: 0x308. Запись 1 запрещает соответствующее прерывание. Запись 0 не оказывает никакого влияния. Чтение показывает состояние прерывания: 0 прерывание запрещено, 1 разрешено.

Биты регистра INTENCLR:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                                                   C B     A    
Reset 0x00000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Назначение бит:

Id RW Поле Описание
A RW POFWARN Запрет прерывания для события POFWARN. См. EVENTS_POFWARN.
B RW SLEEPENTER Запрет прерывания для события SLEEPENTER. См. EVENTS_SLEEPENTER.
C RW SLEEPEXIT Запрет прерывания для события SLEEPEXIT. См. EVENTS_SLEEPEXIT.

Смещение адреса: 0x400. Если RESETREAS не очищался, то он накапливает информацию кумулятивно. Бит в регистре очищается путем записи в него 1. Если ни один из флагов сброса в этом регистре не установлен, то это показывает, что MCU был сброшен от встроенного генератора сброса, т. е. это был сброс либо от включения питания (POR), либо от пропадания питания (BOR). Установленный флаг показывает один из источников как причину сброса.

Биты регистра RESETREAS:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                         H G F E                         D C B A
Reset 0x00000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Назначение бит:

Id RW Поле Описание
A RW RESETPIN 1: сброс был вызван от внешнего вывода сброса.
B RW DOG 1: сброс был вызван сторожевым таймером (Wathdog, WDT).
C RW SREQ 1: был программный сброс.
D RW LOCKUP 1: сброс от блокировки CPU.
E RW OFF 1: сброс из-за выхода из состояния System OFF, когда пробуждение было активировано сигналом DETECT от GPIO.
F RW LPCOMP 1: сброс из-за выхода из состояния System OFF, когда пробуждение было активировано сигналом ANADETECT от компаратора LPCOMP.
G RW DIF 1: сброс из-за выхода из состояния System OFF, когда пробуждение было активировано активацией интерфейса отладки.
H RW NFC 1: сброс из-за выхода из состояния System OFF, когда пробуждение было активировано обнаружением поля NFC.

Смещение адреса: 0x428. Поскольку этот регистр устарел, были сделаны следующие замещения: RAM block 0 эквивалентен блоку, содержащему RAM0.S0 и RAM1.S0, RAM block 1 эквивалентен блоку, содержащему RAM2.S0 и RAM3.S0, RAM block 2 эквивалентен блоку, содержащему RAM4.S0 и RAM5.S0, и RAM block 3 эквивалентен блоку, содержащему RAM6.S0 и RAM7.S0. Поле RAM block покажет ON, пока включена любая из секций RAM, связанных с этим блоком.

Биты регистра RAMSTATUS:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                                                         D C B A
Reset 0x00000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Назначение бит:

Id RW Поле Описание
A R RAMBLOCK0 0: RAM block 0 выключен.
1: RAM block 0 включен.
B R RAMBLOCK1 0: RAM block 1 выключен.
1: RAM block 1 включен.
C R RAMBLOCK2 0: RAM block 2 выключен.
1: RAM block 2 включен.
D R RAMBLOCK3 0: RAM block 3 выключен.
1: RAM block 3 включен.

Смещение адреса: 0x500.

Биты регистра SYSTEMOFF:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                                                               A
Reset 0x00000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Назначение бит:

Id RW Поле Описание
A W SYSTEMOFF Запись 1 разрешает вход в System OFF.

Смещение адреса: 0x510.

Биты регистра POFCON:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                                                       B B B B A
Reset 0x00000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Назначение бит:

Id RW Поле Описание
A RW POF Разрешение или запрет компаратора детектирования отказа по питанию.
0: компаратор запрещен.
1: компаратор разрешен.
B RW THRESHOLD Настройка порога компаратора детектирования отказа по питанию.
4, V17: порог установлен на 1.7V.
5, V18: порог установлен на 1.8V.
6, V19: порог установлен на 1.9V.
7, V20: порог установлен на 2.0V.
8, V21: порог установлен на 2.1V.
9, V22: порог установлен на 2.2V.
10, V23: порог установлен на 2.3V.
11, V24: порог установлен на 2.4V.
12, V25: порог установлен на 2.5V.
13, V26: порог установлен на 2.6V.
14, V27: порог установлен на 2.7V.
15, V28: порог установлен на 2.8V.

Смещение адреса: 0x51C.

Биты регистра GPREGRET:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                                                 A A A A A A A A
Reset 0x00000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Назначение бит:

Id RW Поле Описание
A RW GPREGRET Retention-регистр общего назначения. Этот регистр относится к retained-регистрам (которые сохраняют свое значение при некоторых видах сброса).

Смещение адреса: 0x520.

Биты регистра GPREGRET2:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                                                 A A A A A A A A
Reset 0x00000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Назначение бит:

Id RW Поле Описание
A RW GPREGRET Retention-регистр общего назначения. Этот регистр относится к retained-регистрам (которые сохраняют свое значение при некоторых видах сброса).

Смещение адреса: 0x524. Поскольку этот регистр устарел, были сделаны следующие замещения: RAM block 0 эквивалентен блоку, содержащему RAM0.S0 и RAM0.S1, RAM block 1 эквивалентен блоку, содержащему RAM1.S0 и RAM1.S1. Для новых разработок вместо этого рекомендуется использовать RAM[0].POWER и родственные регистры.

Биты регистра RAMON:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                             D C                             B A
Reset 0x00000003 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1

Назначение бит:

Id RW Поле Описание
A RW ONRAM0 Удержание RAM block 0 включенным или выключенным в режиме System ON.
0: RAM block 0 выключен.
1: RAM block 0 включен.
B RW ONRAM1 Удержание RAM block 1 включенным или выключенным в режиме System ON.
0: RAM block 1 выключен.
1: RAM block 1 включен.
C RW OFFRAM0 Удержание RAM block 0 включенным или выключенным в режиме System OFF.
0: RAM block 0 выключен.
1: RAM block 0 включен.
D RW OFFRAM1 Удержание RAM block 1 включенным или выключенным в режиме System OFF.
0: RAM block 1 выключен.
1: RAM block 1 включен.

Смещение адреса: 0x554. Поскольку этот регистр устарел, были сделаны следующие замещения: RAM block 2 эквивалентен блоку, содержащему RAM2.S0 и RAM2.S1, RAM block 3 эквивалентен блоку, содержащему RAM3.S0 и RAM3.S1. Для новых разработок вместо этого рекомендуется использовать RAM[0].POWER и родственные регистры.

Биты регистра RAMONB:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                             D C                             B A
Reset 0x00000003 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1

Назначение бит:

Id RW Поле Описание
A RW ONRAM2 Удержание RAM block 2 включенным или выключенным в режиме System ON.
0: RAM block 2 выключен.
1: RAM block 2 включен.
B RW ONRAM3 Удержание RAM block 3 включенным или выключенным в режиме System ON.
0: RAM block 3 выключен.
1: RAM block 3 включен.
C RW OFFRAM2 Удержание RAM block 2 включенным или выключенным в режиме System OFF.
0: RAM block 2 выключен.
1: RAM block 2 включен.
D RW OFFRAM3 Удержание RAM block 3 включенным или выключенным в режиме System OFF.
0: RAM block 3 выключен.
1: RAM block 3 включен.

Смещение адреса: 0x578.

Биты регистра DCDCEN:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                                                               A
Reset 0x00000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Назначение бит:

Id RW Поле Описание
A RW DCDCEN 0: преобразователь DC/DC запрещен.
1: преобразователь DC/DC разрешен.

Смещение адреса: 0x900 + 0x10 * n.

Биты регистра RAM[n].POWER:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                             D C                             B A
Reset 0x0000FFFF 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

Назначение бит:

Id RW Поле Описание
A RW S0POWER Удерживать секцию RAM S0 включенной или выключенной в режиме System ON. Секции RAM всегда сохраняют свое содержимое (retained), когда включены, но также могут сохранять содержимое, когда выключены, в зависимости от установок в S0RETENTION. В режиме System OFF все секции RAM будут выключены.
0: в режиме System ON секция S0 выключена.
1: в режиме System ON секция S0 включена.
B RW S1POWER Удерживать секцию RAM S1 включенной или выключенной в режиме System ON. Секции RAM всегда сохраняют свое содержимое (retained), когда включены, но также могут сохранять содержимое, когда выключены, в зависимости от установок в S1RETENTION. В режиме System OFF все секции RAM будут выключены.
0: в режиме System ON секция S0 выключена.
1: в режиме System ON секция S0 включена.
C RW S0RETENTION Сохранять или нет содержимое секции RAM S0, когда секция RAM выключена.
0: не сохранять.
1: сохранять.
C RW S1RETENTION Сохранять или нет содержимое секции RAM S1, когда секция RAM выключена.
0: не сохранять.
1: сохранять.

Смещение адреса: 0x904 + 0x10 * n. Запись 1 установит соответствующий бит регистра RAM[n].POWER, запись 0 не окажет никакого влияния. При чтении этот регистр возвратит содержимое регистра RAM[n].POWER.

Биты регистра RAM[n].POWERSET:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                             D C                             B A
Reset 0x0000FFFF 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

Назначение бит:

Id RW Поле Описание
A W S0POWER Запись 1: удерживать секцию RAM S0 включенной в режиме System ON.
B W S1POWER Запись 1: удерживать секцию RAM S1 включенной в режиме System ON.
C W S0RETENTION Запись 1: сохранять содержимое секции RAM S0, когда секция RAM выключена.
C W S1RETENTION Запись 1: сохранять содержимое секции RAM S1, когда секция RAM выключена.

Смещение адреса: 0x908 + 0x10 * n. Запись 1 сбросит соответствующий бит регистра RAM[n].POWER, запись 0 не окажет никакого влияния. При чтении этот регистр возвратит содержимое регистра RAM[n].POWER.

Биты регистра RAM[n].POWERCLR:

№ бита 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10  9  8  7  6  5  4  3  2  1  0
Id                             D C                             B A
Reset 0x0000FFFF 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

Назначение бит:

Id RW Поле Описание
A W S0POWER Запись 1: не удерживать секцию RAM S0 включенной в режиме System ON.
B W S1POWER Запись 1: не удерживать секцию RAM S1 включенной в режиме System ON.
C W S0RETENTION Запись 1: не сохранять содержимое секции RAM S0, когда секция RAM выключена.
C W S1RETENTION Запись 1: не сохранять содержимое секции RAM S1, когда секция RAM выключена.

[Электрические параметры POWER]

Таблица 4. Потребление тока в режиме сна.

Символ Описание min Typ MAX Ед.
IOFF Ток потребления в System OFF, без сохранения содержимого RAM (retention отключено).   0.3   мкА
ION Базовый ток потребления в System ON, без сохранения содержимого RAM (retention отключено).   1.2  
IRAM Дополнительный ток потребления от включенной функции reteintion на одну секцию RAM 4 килобайта.   20   нА

Таблица 5. Времена запуска устройства.

Символ Описание min Typ MAX Ед.
tPOR Время Power On Reset после того, как VDD достигнет 1.7V, для всех напряжений питания и температур. Зависит от времени нарастания напряжения питания(1).
tPOR,10us Время нарастания VDD 10 мкс.   1   мс
tPOR,10ms Время нарастания VDD 10 мс.   9  
tPOR,60ms Время нарастания VDD 60 мс.   23  
tPINR Если ножка GPIO сконфигурирована как вывод сброса, то это максимальное время, необходимое для подтяжки вверх вывода и выхода из сброса после сброса при включении питания. Зависит от емкостной нагрузки C(2): t = 5RC, R = 13кОм.
tPINR,500nF C = 500 нФ     32.5 мс
tPINR,10uF C = 10 мкФ     650
tR2ON Интервал времени от сброса до состояния ON (когда CPU начнет выполнять код).
tR2ON,NOTCONF Если вывод сброса не сконфигурирован. tPOR     мс
tR2ON,CONF Если вывод сброса сконфигурирован. tPOR + tPINR    
tOFF2ON Интервал времени от состояния OFF до момента, когда CPU начнет выполнять код.   16.5   мкс
tIDLE2CPU Интервал времени от состояния IDLE до момента, когда CPU начнет выполнять код.   3.0  
tEVTSET,CL1 Время от аппаратного события (HW event) до события PPI в режиме с постоянной задержкой (Constant Latency System ON).   0.0625  
tEVTSET,CL0 Время от аппаратного события (HW event) до события PPI в режиме пониженного потребления энергии (Low Power System ON).   0.0625  

Примечания:

(1) Ступенчатое увеличение напряжения питания на 300 mV или больше, с временем нарастания 300 мс или меньше, в пределах допустимого напряжения питания, может привести к сбросу системы.
(2) Чтобы уменьшить максимальное время, когда устройство удерживается в состоянии сброса, может использоваться внешний pull-up резистор небольшого номинала.

Таблица 6. Компаратор детектирования отказа питания (Power fail компаратор, POF).

Символ Описание min Typ MAX Ед.
IPOF Ток потребления, когда компаратор POF разрешен(1).   < 4   мкА
VPOF Номинальные уровни предупреждения по питанию (напряжение спада питания). Уровни конфигурируются от min до MAX с шагом 0.1V. 1.7   2.8 V
VPOFTOL Допуск на пороговое напряжение.   ±1 ±5 %
VPOFHYST Гистерезис напряжения порога.   50   mV
VBOR,OFF Диапазон напряжений Brown out reset в режиме System OFF. 1.2   1.7 V
VBOR,ON Диапазон напряжений Brown out reset в режиме System ON. 1.5   1.7 V

Примечание (1): для экономии питания POF не будет работать в режиме System OFF, или когда не работает HFCLK, даже если POF программно разрешен.

[Ссылки]

1. POWER supply nRF52832 site:nordicsemi.com.
2. Debug and trace nRF52832 site:nordicsemi.com.
3. nRF52: управление тактированием.
4. NVMC Non-volatile memory controller nRF52832 site:nordicsemi.com.
5. nRF52: память.
6. WDT Watchdog timer nRF52832 site:nordicsemi.com.
7nRFxx: аббревиатуры и термины.

 

Добавить комментарий


Защитный код
Обновить

Top of Page