Администрирование Железо Si570, Si571: программируемый через I2C генератор XO/VCXO Thu, October 18 2018  

Поделиться

нашли опечатку?

Пожалуйста, сообщите об этом - просто выделите ошибочное слово или фразу и нажмите Shift Enter.


Si570, Si571: программируемый через I2C генератор XO/VCXO Печать
Добавил(а) microsin   

Si570 XO и Si571 VCXO реализуют продвинутую технологию DSPLL® компании Silicon Lab, чтобы предоставить любую выходную частоту с низким джиттером. Si570/Si571 программируются пользователем для генерации любой частоты в диапазоне от 10 до 945 МГц и выбора частоты до 1400 МГц с разрешающей способностью < 1 ppb. Микросхема программируется через последовательный интерфейс I2C. В отличие от традиционных XO/VCXO, где для каждой частоты требуется свой кварцевый резонатор, Si57x использует один внутренний кварц на фиксированную частоту и интегрированную систему синтеза частоты DSPLL для генерации произвольной частоты. Эта система благодаря кварцевой стабилизации дает исключительную стабильность и надежность формирования запрограммированной частоты. Кроме того, синтез DSPLL дает отличное подавление шума помех питания, упрощая формирование тактов с низким джиттером для рабочих условий систем связи, где присутствует высокий уровень помех.

Функциональные возможности Si570/Si571:

• В диапазоне 10 .. 945 МГц может быть запрограммирована любая выходная частота, и могут быть выбраны частоты до 1.4 ГГц с точностью < 1 ppb.
• Управление через I2C.
• 3-е поколение систем DSPLL® с исключительно низким уровнем джиттера.
• Стабильность частоты в 3 раза лучше, чем у SAW-генераторов.
• Внутренняя фиксированная кварцем опорная частота гарантирует высокую надежность и низкий уход из-за старения.
• Доступны выходы, совместимые с уровнями LVPECL, CMOS, LVDS и CML.
• Стандартный корпус 5x7 мм.
• Совместимость со спецификацией Pb-free/RoHS.
• Питание 1.8, 2.5 или 3.3V.

Области применения Si570/Si571:

• SONET/SDH
• xDSL
• 10 GbE LAN/WAN
• ATE
• Точные измерительные приборы
• Генерация тактов с малым джиттером
• Сетевые модули передачи данных по оптоволокну
• Восстановление тактов и данным

Функциональная блок-схема:

Si57x Functional Block Diagram

Si570 Detailed Block Diagram fig01

Рис. 1. Блок-схема Si570.

Si571 Detailed Block Diagram fig02

Рис. 2. Блок-схема Si571.

Таблица 1. Рекомендуемые рабочие условия.

Симв. Параметр Условия тестирования MIN typ MAX Ед.
TA Температура окружающего воздуха   -40 - +85 °C
VDD Напряжение питания1 Опция 3.3V 2.97 3.3 3.63 V
Опция 2.5V 2.25 2.5 2.75 V
Опция 1.8V 1.71 1.8 1.89 V
IDD Потребляемый ток Разрешен выход:
LVPECL
CML
LVDS
CMOS

-
-
-
-

120
108
99
90

130
117
108
98
mA
VIH
Напряжения логических уровней сигналов OE2, SDA и SCL.   0.75xVDD - - V
VIL   - - 0.5

Примечания:

1. Выбираемый параметр в зависимости от наименования микросхемы (part number). Подробности см. в разделе "7. Информация для покупки".
2. Ножка OE имеет внутренний верхний подтягивающий резистор (pullup) номиналом 17 k?, подключенный к VDD (см. раздел "7. Информация для покупки").

Таблица 2. Вход напряжения управления частотой VC (Si571).

Симв. Параметр Условия тестирования MIN typ MAX Ед.
KV Коэффициент регулировки входного напряжения1,2,3 VC 10 .. 90% VDD - 33
45
90
135
180
356
- ppm/V
LVC Линейность управляющего напряжения4
BSL -5 ±1 +5 %
Incremental -10 ±5 +10
BW Полоса модуляции   9.3 10.0 10.7 кГц
ZVC Входное сопротивление VC   500 - -
VCNOM
Номинальное управляющее напряжение5 @ fO - VDD/2 - V
VC Диапазон настройки управляющим напряжением   0 - VDD

Примечания:

1. Положительный перепад; выбираемая опция, зависящая от part number (см. раздел "7. Информация для покупки").
2. Для самых лучших параметров по джиттеру и шуму всегда выбирайте самый малый коэффициент изменения напряжения KV, который достаточен для удовлетворения минимальных требований приложения по APR rjnjchoose the smallest KV that meets the application’s minimum APR. Для дополнительной информации см. апноут "AN266: VCXO Tuning Slope (KV), Stability, and Absolute Pull Range (APR)".
3. Вариация KV составляет ±10% от типичных значений.
4. BSL определяется по отклонению от самой лучшей прямой зависимости изменения VC в диапазоне 10 .. 90% VDD. Увеличивающийся наклон определяется изменением VC в диапазоне 10 .. 90% VDD.
5. Номинальная выходная частота устанавливается для уровня VCNOM = 1/2 x VDD.

Таблица 3. Характеристики выходной частоты CLK±.

Симв. Параметр Условия теста MIN typ MAX Ед.
fO Программируемый частотный диапазон1,2 LVPECL/LVDS/CML 10 - 1417.5 МГц
CMOS 10 - 160
  Температурная стабильность TA = -40 .. +85 ºC -7
-20
-50
-100
-
-
-
-
+7
+20
+50
+100
ppm
  Начальная точность   - 1.5 -
fa Уход частоты при старении За 1 год - - ±3
За 20 лет - - ±10
  Общая стабильность Опция термостабильности ±7 ppm - - ±20
Опция термостабильности ±20 ppm     ±31.5
Опция термостабильности ±50 ppm     ±61.5
APR
Абсолютный диапазон перестройки1,3   ±12 - ±375
tOSC Время включения4   - - 10 мс

Примечания:

1. Подробности см. в разделе "7. Информация для покупки".

2. В настоящее время указывается в заказе по наименованию микросхемы (part number). Доступны 3 варианта (speed grade):

Grade A покрывает диапазон 10 .. 945 МГц, 970 .. 1134 МГц и 1213 .. 1417.5 МГц.
Grade B покрывает диапазон 10 .. 810 МГц.
Grade C покрывает диапазон 10 .. 280 МГц.

3. Параметр, выбираемый по part number.

4. Время от момента включения питания или выхода из третьего состояния выхода до установки выходной частоты (fO).

Таблица 4. Характеристики выходного уровня CLK±.

Симв. Параметр Условия теста MIN typ MAX Ед.
VO Опция LVPECL1 Средний уровень VDD - 1.42 - VDD - 1.25 V
VOD Размах (дифференциальный выход) 1.1 - 1.9 VPP
VSE Размах (однофазный выход) 0.55 - 0.95 VPP
VO Опция LVDS2 Средний уровень 1.125 1.20 1.275 V
VOD Размах (дифференциальный выход) 0.5 0.7 0.9 VPP
VO Опция CML2 Средний уровень, опция 2.5/3.3V - VDD - 1.3 - V
Средний уровень, опция 1.8V - VDD - 0.36 -
VOD Размах (дифференциальный выход), опция 2.5/3.3V 1.10 1.50 1.90 VPP
Размах (дифференциальный выход), опция 1.8V 0.35 0.425 0.50
VOH Опция CMOS3 IOH = 32 mA 0.8 x VDD - VDD V
VOL IOL = 32 mA - - 0.4
tR, tF Время нарастания и спада (20/80%) VPECL/LVDS/CML - - 350 пс
CMOS с емкостью нагрузки CL = 15 pF - 1 - нс
SYM Симметрия полупериодов (скважность) LVPECL: VDD – 1.3V (diff)
LVDS: 1.25V (diff)
CMOS: VDD/2
45 - 55 %

Примечания:

1. Rterm = 50Ω для VDD – 2.0 V.
2. Rterm = 100Ω (дифференциальное терминирование).
3. CL = 15 pF.

Таблица 5. Характеристики выходного джиттера CLK± (Si570).

Симв. Параметр Условия теста MIN typ MAX Ед.
φJ Дрожание фазы (RMS)1 для fOUT ≥ 500 МГц
12 кГц .. 20 МГц (OC-48) - 0.25 0.40 пс
50 кГц .. 80 МГц (OC-192) - 0.26 0.37
Дрожание фазы (RMS)1 для fOUT 125 .. 500 МГц
12 кГц .. 20 МГц (OC-48) - 0.36 0.50
50 кГц .. 80 МГц (OC-192)2 - 0.34 0.42
Дрожание фазы (RMS) для fOUT 10 .. 160 МГц, только для выхода CMOS
12 кГц .. 20 МГц (OC-48)2 - 0.62 -
50 кГц .. 20 МГц2 - 0.61 -

Примечания:

1. За дополнительной информацией обратитесь к апноуту AN256.

2. Максимальное смещение частоты:

80 МГц для fOUT > 250 МГц
20 МГц для диапазона 50 МГц < fOUT < 250 МГц
2 МГц для диапазона 10 МГц < fOUT < 50 МГц.

Таблица 6. Характеристики выходного джиттера CLK± (Si571).

Симв. Параметр Условия теста MIN typ MAX Ед.
φJ Дрожание фазы (RMS)1,2,3 для fOUT ≥ 500 МГц Kv = 33 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.26 - пс
Kv = 33 ppm/V, 50 кГц .. 80 МГц (OC-192) - 0.26 -
Kv = 45 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.27 -
Kv = 45 ppm/V, 50 кГц .. 80 МГц (OC-192) - 0.26 -
Kv = 90 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.32 -
Kv = 90 ppm/V, 50 кГц .. 80 МГц (OC-192) - 0.26 -
Kv = 135 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.40 -
Kv = 135 ppm/V, 50 кГц .. 80 МГц (OC-192) - 0.27 -
Kv = 180 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.49 -
Kv = 180 ppm/V, 50 кГц .. 80 МГц (OC-192) - 0.28 -
Kv = 356 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.87 -
Kv = 356 ppm/V, 50 кГц .. 80 МГц (OC-192) - 0.33 -
φJ Дрожание фазы (RMS)2,4,5 для fOUT 10 .. 160 МГц, только для выхода CMOS Kv = 33 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.63 - пс
Kv = 33 ppm/V, 50 кГц .. 20 МГц - 0.62 -
Kv = 45 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.63 -
Kv = 45 ppm/V, 50 кГц .. 20 МГц - 0.62 -
Kv = 90 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.67 -
Kv = 90 ppm/V, 50 кГц .. 20 МГц - 0.66 -
Kv = 135 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.74 -
Kv = 135 ppm/V, 50 кГц .. 20 МГц - 0.72 -
Kv = 180 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.83 -
Kv = 180 ppm/V, 50 кГц .. 20 МГц - 0.8 -
Kv = 356 ppm/V, 12 кГц .. 20 МГц (OC-48) - 1.26 -
Kv = 356 ppm/V, 50 кГц .. 20 МГц - 1.2 -
φJ Дрожание фазы (RMS)1,2,3,5 для fOUT 125 .. 500 МГц Kv = 33 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.37 - пс
Kv = 33 ppm/V, 50 кГц .. 80 МГц (OC-192) - 0.33 -
Kv = 45 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.37 -
Kv = 45 ppm/V, 50 кГц .. 80 МГц (OC-192) - 0.33 -
Kv = 90 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.43 -
Kv = 90 ppm/V, 50 кГц .. 80 МГц (OC-192) - 0.34 -
Kv = 135 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.50 -
Kv = 135 ppm/V, 50 кГц .. 80 МГц (OC-192) - 0.34 -
Kv = 180 ppm/V, 12 кГц .. 20 МГц (OC-48) - 0.59 -
Kv = 180 ppm/V, 50 кГц .. 80 МГц (OC-192) - 0.35 -
Kv = 356 ppm/V, 12 кГц .. 20 МГц (OC-48) - 1.00 -
Kv = 356 ppm/V, 50 кГц .. 80 МГц (OC-192) - 0.39 -

Примечания:

1. Дифференциальные режимы: LVPECL/LVDS/CML. Обратитесь к апноутам AN255, AN256 и AN266 для получения дополнительной информации.

2. Для получения самых лучших параметров по джиттеру и фазовому шуму всегда выбирайте самое малое значение KV, все еще удовлетворяющее минимальным требованиям приложения по APR. Для дополнительной информации см. "AN266: VCXO Tuning Slope (kV), Stability, and Absolute Pull Range (APR)".

3. См. апноут "AN255: Replacing 622 MHz VCSO devices with the Si550 VCXO" для сравнения преимуществ подавления помех PSR микросхем Si55x в сравнении с решениями на основе SAW-генераторов.

4. Режим однофазного выхода: CMOS. Для дополнительной информации обращайтесь к апноутам "AN255: Replacing 622 MHz VCSO Devices with the Si55x VCXO", "AN256: Integrated Phase Noise", "AN266: VCXO Tuning Slope (kV), Stability, and Absolute Pull Range (APR)".

5. Максимальное смещение частоты:

80 МГц для fOUT > 250 МГц
20 МГц для диапазона 50 МГц < fOUT < 250 МГц
2 МГц для диапазона 10 МГц < fOUT < 50 МГц.

Таблица 7. Характеристики джиттера выходного периода CLK±.

Симв. Параметр Условия тестирования MIN typ MAX Ед.
JPER Дрожание периода* RMS - 2 - пс
P2P - 14 -  

Примечание *: в любом режиме работы выхода, включая CMOS, LVPECL, LVDS, CML. N = 1000 циклов. Для дополнительной информации обратитесь к апноуту "AN279: Estimating Period Jitter from Phase Noise".

Таблица 8. Типовой уровень выходного фазового шума CLK± (Si570).

Смещение частоты (f) 120 МГц
LVDS
156.25 МГц
LVPECL
622.08 МГц
LVPECL
Ед.
100 Гц -112
-105 -97 dBc/Гц
1 кГц -122 -122 -107
10 кГц -132 -128 -116
100 кГц -137 -135 -121
1 МГц -144 -144 -134
10 МГц -150 -147 -146
100 МГц недоступно недоступно -148

Таблица 9. Типовой уровень выходного фазового шума CLK± (Si571).

Смещение частоты (f) 74.25 МГц
90 ppm/V
LVPECL
491.52 МГц
45 ppm/V
LVPECL
622.08 МГц
135 ppm/V
LVPECL
Ед.
100 Гц -87
-75 -65 dBc/Гц
1 кГц -114 -100 -90
10 кГц -132 -116 -109
100 кГц -142 -124 -121
1 МГц -148 -135 -134
10 МГц -150 -146 -146
100 МГц недоступно -147 -147

Микросхемы Si570/Si571 удовлетворяют следующим требованиям квалификационных тестов.

Таблица 10. Совместимость по условиям применения (Environmental Compliance).

Параметр Условия / метод тестирования
Стойкость к ударам MIL-STD-883, метод 2002
Стойкость к вибрации MIL-STD-883, метод 2007
Пайка MIL-STD-883, метод 2003
Герметичность (Gross and Fine Leak) MIL-STD-883, метод 1014
Сопротивляемость к нагреву при пайке MIL-STD-883, метод 2036
Чувствительность к помехам (Moisture Sensitivity Level) J-STD-020, MSL1
Контактные площадки Gold over Nickel

Таблица 11. Ограничения на программирование и интервалы времени (VDD = 3.3V ±10%, TA = –40 to 85 °C).

Симв. Параметр Условия теста MIN typ MAX Ед.
CKOF Диапазон частот
HSDIV x N1 ≥ 6 10 - 945 МГц
HSDIV = 5, N1 = 1 970 - 1134 МГц
HSDIV = 4, N1 = 1 1.2125 - 1.4175 ГГц
MRES Точность программирования частоты fXTAL = 114.285 МГц - 0.09 - ppb
fOSC Частота внутреннего кварцевого генератора   4850 - 5670 МГц
fXTAL Точность внутреннего кварцевого генератора Максимальная вариация ±2000 ppm - 114.285 - МГц
  Перестройка частоты без перерыва на выходе (малая перестройка) Относительно центральной частоты -3500 - +3500 ppm
  Таймаут между установкой Unfreeze и NewFreq   - - 10 мс
  Время установки частоты при малой перестройке  Перестройка меньше ±3500 ppm - - 100 мкс
  Время установки частоты при большой перестройке Перестройка свыше ±3500 ppm - - 10 мс

Таблица 12. Температурные характеристики (типовые значения для TA = 25 °C, VDD = 3.3V).

Симв. Параметр Условия теста MIN typ MAX Ед.
θJA
Термосопротивление от кристалла до окружающей среды Без циркуляции воздуха - 84.6 - °C/W
θJC Термосопротивление между кристаллом и корпусом - 38.8 -
TA Температура окружающего воздуха   -40 - +85 °C
TJ Температура кристалла   - - +125

Таблица 13. Предельные абсолютные максимальные значения1,2.

Симв. Параметр Значение Ед.
VDD Напряжение питания, опция 1.8V –0.5 .. +1.9 V
Напряжение питания, опция 2.5/3.3V –0.5 .. +3.8
VI Входное напряжение –0.5 .. VDD+0.3
TS Температура хранения  –55 .. +125 °C
ESD Чувствительность к статическому электричеству (HBM, JESD22-A114) >2000 V
TPEAK Температура пайки (профиль Pb-free)(2) 260 °C
TP Время пайки для TPEAK (профиль Pb-free)(2) 20..40 сек

Примечания:

1. Стрессовые условия около указанных здесь значений могут привести к необратимому повреждению микросхемы. Для этих условий не гарантируется функционирование и совместимость по параметрам.
2. Устройство совместимо со стандартом JEDEC J-STD-020. Обратитесь к доступной для загрузки на сайте www.siliconlabs.com/VCXO информации, включая профили пайки.

[3. Функциональное описание]

Генераторы Si570 XO и Si571 VCXO обладают малым джиттером выходных формируемых тактов, что идеально подходит для приложений, требующих программируемых частот. Si57x можно запрограммировать для генерации виртуально любой выходной частоты в диапазоне от 10 МГц до 1.4 ГГц. Параметры по выходному джиттеру не превышают жестких требований высокоскоростных систем передачи данных, включая OC-192/STM-64 и 10 Gigabit Ethernet (10 GbE).

Si57x из управляемого цифровыми данными генератора (digitally-controlled oscillator, DCO), построенного на базе 3-го поколения технологии DSPLL компании Silicon Lab, которая получает исходную частоту от внутреннего опорного кварцевого генератора с фиксированной частотой.

Выходная частота по умолчанию для устройства устанавливается на заводе, и она может быть перепрограммирована через 2-проводный последовательный порт I2C (другое название популярное название этого интерфейса TWI, Two Wire Interface). После того, как у устройства выключено питание, оно вернется в свое изначальное состояние по умолчанию (установленной на заводе выходной частоте).

В то время как Si570 выводит фиксированную частоту, Si571 может перестраивать частоту на выходе с управляемого входного напряжения на выводе VC (voltage control input). Это делает Si571 идеальным выбором для построения качественных систем ФАПЧ с низким джиттером.

3.1. Программирование новой выходной частоты

Выходная частота (fOUT) определяется программированием частоты DCO (fDCO) и выходных делителей этой частоты (HSDIV, N1). Выходная частота вычисляется по следующей формуле:

                     fDCO                fXTAL · RFREQ
fOUT = ------------------------------- = -------------
       коэффициенты_выходных_делителей     HSDIV · N1

Частота DCO программируется в диапазоне 4.85 .. 5.67 ГГц установкой 38-битного дробного умножителя с высоким разрешением (RFREQ). Частота DCO это результат умножения фиксированной частоты внутреннего кварца  (fXTAL) и коэффициента RFREQ.

38-битное разрешение RFREQ позволяет запрограммировать частоту DCO с разрешающей способностью 0.09 ppb.

Как показано на рис. 3, устройство позволяет перепрограммировать частоту DCO в диапазоне ±3500 относительно центральной частоты без прерывания формирования выходной тактовой частоты. Изменения частоты, выходящие за пределы окна ±3500, приведут к перекалибровке внутренней схемы интервалов времени, в результате чего формирование выходной частоты моментально остановится, и запустится в произвольной точке периода тактов. Этот процесс перекалибровки установит новую центральную частоту, что займет по времени до 10 мс. Схемы, получающие тактирование от устройства Si57x, чувствительные к выбросам (искажениям) тактового сигнала, может понадобиться сбросить после того, как завершится процесс перекалибровки Si57x.

Si57x DCO Frequency Range fig03

Рис. 3. Диапазон частоты DCO.

3.1.1. Перенастройка выходной частоты в малом диапазоне

Для изменений выходной частоты в пределах ±3500 ppm относительно центральной требуется перепрограммировать только частоту DCO. Поскольку fDCO = fXTAL x RFREQ и частота fXTAL фиксирована, то частота DCO переконфигурируется простым изменением коэффициента RFREQ по процедуре, описанной ниже:

1. Через I2C считывается текущее значение RFREQ (адреса 7..12 для всех устройств Si571 и Si570 с термостабильностью 20 ppm и 50 ppm; или адреса 13..18 для устройств Si570 с термостабильностью 7 ppm).

2. Вычисляется новое значение RFREQ в соответствии с изменением частоты.

                                             fout_new
RFREQnew = RFREQcurrent · --------------
                                           fout_current

3. Через I2C записывается новое значение RFREQ (по тем же адресам, по которым это значение было прочитано на шаге 1).

Пример: Si570 генерирует частоту 148.35 МГц, которую нужно перестроить "на лету" для генерации 148.5 МГц. Это изменение составит +1011.122 ppm, что укладывается в окно ±3500 ppm.

Типовая конфигурация для этого примера:

RFREQcurrent = 0x2EBB04CE0
Fout_current = 148.35 МГц
Fout_new = 148.50 МГц

Вычисленное новое значение RFREQnew для изменения выходной частоты 148.35 МГц -> 148.5 МГц:

                          148.50 МГц
RFREQnew = 0x2EBB04CE0 · ------------ = 0x2EC71D666
                          148.35 МГц

Замечание: вычислительные операции над RFREQ потребуют как минимум 38-разрядной арифметической точности.

Даже относительно небольшие изменения выходной частоты могут потребовать записи больше одного регистра 1 RFREQ. Поэтому такая многорегистровая запись может отрицательно сказаться на выходной частоте, пока эти регистры обновляются по очереди.

Предотвратить эти временные колебания выходной тактовой частоты во время записи регистров RFREQ можно следующей процедурой:

1. Заморозка значения "M" (установка в 1 бита 5 регистра 135).
2. Запись новой конфигурации частоты (регистров RFREQ).
3. Разморозка значения "M" (установка в 0 бита 5 регистра 135).

3.1.2. Перестройка выходной частоты в широком диапазоне

Когда выходную частоту нужно поменять на большее значение, чем окно ±3500 ppm от центральной частоты, то потребуется перепрограммировать как частоту DCO, так и выходные делители. Имейте в виду, что такое изменение частоты DCO за пределами окна ±3500 ppm приведет к тому, что выдача выходного сигнала тактов моментально остановится, и запустится в произвольной точке периода тактов. Поэтому для чувствительных устройств, получающих такое прерывистое тактирование (например процессоры, MCU) может понадобиться сброс после того, как завершилась перестройка частоты Si57x.

Процесс переконфигурирования выходной частоты за пределами окна ±3500 ppm требует сначала чтения текущих значений RFREQ, HSDIV и N1. Затем вычисляется значение fXTAL. Имейте в виду, что из-за незначительных вариаций частоты внутреннего кварца от одной микросхемы Si57x к другой каждая микросхема может иметь отличающееся значение RFREQ, или даже могут быть разные значения HSDIV или N1 для одной и той же выходной частоты. По этой причине требуется вычисление fXTAL для каждого устройства. После этого новые значения записываются обратно в соответствующие регистры (адреса 7..12 для всех устройств Si571 и Si570 с термостабильностью 20 ppm и 50 ppm; или адреса 13..18 для устройств Si570 с термостабильностью 7 ppm) последовательностью, описанной в секции "3.1.2.1. Запись конфигурации новой выходной частоты".

         fOUT · HSDIV · N1
fXTAL = -------------------
               RFREQ

Как только определено значение fXTAL, вычисляются новые значения для RFREQ, HSDIV и N1, чтобы сгенерировать новую выходную частоту (fout_new). Новые значения могут быть вычислены вручную или с помощью программного обеспечения Si57x-EVB, которое предоставляет дружественный пользовательский интерфейс, помогающий найти оптимальные значения.

Первый шаг ручного вычисления конфигурации частоты состоит в определении новых значений делителя частоты (HSDIV, N1). По значению нужной выходной частоты (fout_new) находят такие коэффициенты деления делителя, которые сохраняют частоту DCO в диапазоне 4.85 .. 5.67 ГГц.

fDCO_new = fout_new · HSDIVnew · N1new

Для HSDIV допустимы значения 4, 5, 6, 7, 9 или 11. Значение N1 может быть выбрано равное 1 или любому четному числу до 128 включительно (т. е. 1, 2, 4, 6, 8, 10, .., 128). Чтобы помочь в минимизации энергопотребления, должны быть выбраны значения коэффициентов деления таким образом, чтобы частота генерации DCO была как можно меньше. Самое маленькое значение N1 с самым большим значением HSDIV также приведет к самому низкому потреблению энергии.

Как только HSDIV и N1 определены, следующий шаг - вычисление коэффициента умножения опорной частоты (RFREQ).

           fDCO_new
RFREQnew = --------
            fXTAL

RFREQ программируется как 38-разрядное дробное число множителя частоты, где первые 10 самых старших бит (MSB) представляют целую часть этого множителя, и 28 младших значащих бит (LSB) представляют дробную часть.

Перед тем, как вводить дробную часть в регистр RFREQ, она должна быть преобразована в 38-разрядное целое число битовой операцией сдвига влево на 28 бит, что эффективно умножит RFREQ на 228.

Пример:

RFREQ = 46.043042064d
Умножим RFREQ на 228 = 12359584992.1
Отбросим дробную часть = 12359584992
Преобразуем в шестнадцатеричное значение = 02E0B04CE0h

В примере выше операция умножения требует 38-битной точности. Если такая 38-разрядная арифметика недоступна, то дробную часть можно отделить от целой, и сдвинуть влево на 28 бит. Результат склеивается с целой частью для формирования полного 38-битного слова. Пример этой операции показан на рис. 4.

Si57x Example RFREQ Decimal to Hexadecimal Conversion fig04

Рис. 4. Пример преобразования RFREQ из десятичной формы в шестнадцатеричную.

3.1.2.1. Запись конфигурации новой выходной частоты

Как только новые значения RFREQ, HSDIV и N1 определены, они могут быть напрямую записаны в устройство через I2C с помощью следующей процедуры:

1. Заморозка DCO (бит 4 регистра 137).
2. Запись конфигурации новой частоты (RFREQ, HSDIV и N1) в адреса 7–12 для всех устройств Si571 и Si570 с термостабильностью 20 ppm и 50 ppm; или в адреса 13–18 для устройств Si570 с термостабильностью 7 ppm.
3. Разморозка DCO и установка бита NewFreq (бит 6 регистра 135), чтобы выполнить "максимальную разморозку" на период времени NewFreq Timeout, указанный в таблице 11 (см. выше врезку с параметрами).

Процесс заморозки и разморозки DCO приведет к временной полной остановке формирования выходных тактов на время до 10 мс, причем запуск тактов произойдет в произвольной точке периода.

Пример: Si570, генерирующий 156.25 МГц, должен быть переконфигурирован на частоту 161.1328125 МГц (156.25 MHz x 66/64). Это изменение частоты больше, чем ±3500 ppm.

fout = 156.25 МГц

Чтение текущих значений RFREQ, HSDIV, N1:

RFREQcurrent = 0x2BC011EB8h = 11744124600d, 11744124600d x 228 = 43.7502734363d
HSDIV = 4
N1 = 8

Вычисление fXTAL, fDCO_current

fDCO_current = fout · HSDV · N1 = 5.000000000 ГГц

        fDCO_current
fXTAL = ------------ = 114.285 МГц
        RFREQcurrent

Новая частота fout_new = 161.1328125 МГц, для неё выбираются выходные делители, которые будут удерживать fDCO в диапазоне 4.85 .. 5.67 ГГц. В этом случае сохранение выходных делителей в старом состоянии все еще сохранит fDCO в пределах этого диапазона:

fDCO_new = fout_new · HSDVnew · N1new

         = 161.1328125 МГц · 4 · 8 = 5.156250000 ГГц

Вычисление нового значения RFREQ по новой частоте DCO:

           fDCO_new
RFREQnew = -------- = 45.11746948
            fXTAL

          = 0x2D1E127AD

3.2. Процедура программирования Si570

Следующий пример был сгенерирован с использованием ПО Si514/70/71/98/99 Programmable Oscillator Software V4.0.1 [2]. На том же сайте можно найти апноут "AN334 Si57X/598/599 ANSI C REFERENCE DESIGN WITH OPTIONAL NON-VOLATILE OUTPUT FREQUENCY", содержащий код для вычисления настроек регистров на лету.

1. Прочитайте из устройства конфигурацию первоначальной частоты запуска (RFREQ, HSDIV и N1), которая устанавливается после включения питания или сброса. Значения регистров текущей конфигурации:

Регистр Данные
7
8
9
10
11
12
0x01
0xC2
0xBC
0x01
0x1E
0xB8

RFREQ  = 0x2BC011EB8
       = 0x2BC011EB8 / (228) = 43.75027344

HSDIV = 0x0 = 4
N1    = 0x7 = 8

2. Вычислите действительную номинальную частоту кварца, где f0 это выходная частота первоначального запуска.

fXTAL = ( f0 · HSDIV · N1 ) / RFREQ
      = (156.250000000 МГц · 4 · 8) / 43.750273436
      = 114.285000000 МГц

3. Выберите новую выходную частоту (f1).

f1 = 161.132812000 МГц

4. Выберите коэффициенты выходных делителей для новой конфигурации частоты f1 (значения HSDIV и N1), таким образом, чтобы частота генерации DCO (fDCO) оставалась в пределах 4.85 .. 5.67 ГГц. Частота fDCO = f1 · HSDIV · N1. См. закладку Divider Combinations для получения дополнительных опций.

HSDIV = 0x0 = 4
N1    = 0x7 = 8
fDCO = f1 · HSDIV · N1
     = 161.132812000 МГц · 4 · 8
     = 5.156249984 ГГц

5. Вычислите новый коэффициент умножения частоты кварца (RFREQ) по формуле RFREQ = fDCO / fXTAL.

RFREQ = fDCO / fXTAL
      = 5.156249984 ГГц / 114.285000000 МГц
      = 45.11746934
      = 45.11746934 · (228) = 0x2D1E12788

6. Остановите DCO установкой Freeze DCO = 1 (бит 4 регистра 137).

7. Запишите новую конфигурацию частоты (RFREQ, HSDIV, and N1). Значение регистров новой конфигурации:

Регистр Данные
7
8
9
10
11
12
0x01
0xC2
0xD1
0xE1
0x27
0x88

8. Разрешите работу DCO установкой Freeze DCO = 0 и выставите бит NewFreq (бит 6 регистра 135) на 10 мс.

1. Работает ли корректно шина I2C, используется ли правильный адрес I2C?

Просмотр осциллографом выводов I2C иногда выявляет проблемы целостности сигналов. Обычно I2C-обмен данными Si570/Si571 работает очень надежно, так что если другие устройства нормально обмениваются данными по шине I2C, то и обмен с Si570/Si571 также будет работать.

По ссылке [3] на основании маркировки устройства (part number) можно быстро найти значение адреса I2C микросхем Si570/Si571.

2. Правильно ли выбран банк регистров на основе параметров стабильности устройства?

Микросхемы Si570/Si571 используют другие конфигурационные регистры для устройств с термостабильностью 7 ppm, отличающиеся от регистров устройств с температурной стабильностью 20 ppm или 50. Температурная стабильность устройства Si570/Si571 может быть подтверждена по утилите [3], или по коду part number (2nd ordering option code):

A: температурная стабильность 50 ppm, общая стабильность 61.5 ppm => регистры конфигурации 7-12
B: температурная стабильность 20 ppm, общая стабильность 31.5 ppm => регистры конфигурации 7-12
C: температурная стабильность 7 ppm, общая стабильность 20 ppm => регистры конфигурации 13-18

3. Есть ли вариации fXTAL от одного экземпляра микросхемы к другому, учитываемые в вычислениях?

Для каждого отдельного устройства требуется сначала определить внутреннюю частоту кварца перед тем, как вычислить новую выходную частоту. Это осуществляется по значениям внутренних регистров по процедуре, описанной в секции 3.2.

fXTAL = (fOUT · HSDIV · N1) / RFREQ

Обратите внимание, что используемое здесь значение регистра RFREQ поделено на 228.

Общая ошибка состоит в вычислении внутренней частоты кварца для одного устройства и после применение этой частоты для всех других устройств. Это приведет к ошибке смещения выходной частоты, которая будет меняться от одного устройства к другому. Внутренняя частота кварца должна быть вычислена для каждого отдельного экземпляра микросхемы.

4. Можно ли превысить таймаут спецификации между Unfreeze и установкой NewFreq?

Si570/Si571 требуют "заморозить" DCO, когда меняются значения регистров, и затем его "разморозить" и выполнить калибровку, запускаемую записью бита NewFreq, чтобы перезапуск произошел правильно. Если между "разморозкой" и записью NewFreq произошла задержка 10 мс или больше, то внутренняя машина состояния может определить таймаут и вернуть конфигурацию к значениям по умолчанию.

Эти требования по времени к процедурам изменения бит 'unfreeze' и 'NewFreq' обычно не составляют проблемы, поскольку они совершаются друг за другом, однако если в этот момент произойдет прерывание или другая системная задержка, которая приведет к остановке операций I2C на время 10 мс или более, то это может привести к появлению проблем перепрограммирования Si570/Si571.

Интерфейс управления Si570 это I2C-совместимая 2-проводная шина, передающая данные в обоих направлениях. Выводы шины на микросхеме это двунаправленный сигнал последовательных данных (serial data, SDA) и вход последовательных тактов (serial clock, SCL). Оба эти сигнала должны быть подтянуты к + питания через внешние резисторы (pullup). Режим Fast mode дает скорость передачи до 400 kbps, как это определено стандартом I2C.

Рис. 5 показывает формат команды для чтения и записи. Данные всегда отправляются старшим битом (MSB) вперед. Длина данных составляет 1 байт. Команды чтения и записи поддерживают 1 или большее количество байт. Главное устройство шины (master I2C) должен послать сигналы Not Acknowledge и Stop после завершающего прочитанного байта для прерывания команды чтения. Спецификации времени и соответствующие диаграммы сигналов шины I2C можно найти в описаниях стандарта [4] (см. режим fast mode). Адрес устройства I2C определяется по его типу (part number).

Si57x I2C Command Format fig05

Рис. 5. Формат команды I2C.

Легенда:

Si57x I2C master to slave - от master к slave             Si57x I2C slave to master - от slave к master

Slave Address - адрес подчиненного устройства на шине I2C.

Byte Address - адрес регистра в памяти Si75x.

A - Acknowledge (SDA LOW), положительное подтверждение.

N - Not Acknowledge (SDA HIGH), отсутствие подтверждения. Требуется за последним байтом данных, что сигнализирует для slave-устройства об окончании команды чтения.

S - START condition, сигнал старта.

P - STOP condition, сигнал останова.

[4. Регистры последовательного порта I2C]

Примечание: любые регистры, не перечисленные в таблице ниже, являются зарезервированными и не должны записываться. Все биты доступны на чтение и запись (R/W), если не указано нечто другое.

Reg. Имя 7 6 5 4     3         2         1     0
7 High Speed/N1 Dividers HS_DIV[2:0] N1[6:2]
8 Reference Frequency N1[1:0] RFREQ[37:32]
9 Reference Frequency RFREQ[31:24]
10 Reference Frequency RFREQ[23:16]
11 Reference Frequency RFREQ[15:8]
12 Reference Frequency RFREQ[7:0]
13 High Speed/N1 Dividers HS_DIV_7PPM[2:0] N1_7PPM[6:2]
14 Reference Frequency N1_7PPM[1:0] RFREQ_7PPM[37:32]
15 Reference Frequency RFREQ_7PPM[31:24]
16 Reference Frequency RFREQ_7PPM[23:16]
17 Reference Frequency RFREQ_7PPM[15:8]
18 Reference Frequency RFREQ_7PPM[7:0]
135 Reset/Freeze/Memory Control RST_REG NewFreq Freeze M Freeze VCADC   RECALL
137 Freeze DCO       Freeze DCO  

Подробное описание регистров по их номерам приведено во врезках ниже.

№ разрядов 7 6 5 4 3 2 1 0
Имена бит HS_DIV[2:0] N1[6:2]
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение ? ? ? ? ? ? ? ?

Бит Имя Описание
7:5 HS_DIV[2:0] DCO High Speed Divider. Устанавливает значение высокоскоростного делителя, который принимает частоту fOSC выхода DCO как входную тактовую частоту.
000: 4
001: 5
010: 6
011: 7
100: не используется
101: 9
110: не используется
111: 11
4:0 N1[6:2] CLKOUT Output Divider. Устанавливает значение выходного делителя для CLKOUT. Допустимы значения 1 и 2, 4, 6, ..., 27. Недопустимые нечетные значения делителя будут округлены верх до ближайшего четного значения. Значение для регистра N1 можно вычислить по коэффициенту деления минус 1. Например, чтобы получить деление на 10, запишите в регистр 0001001 в биты регистра N1.
0000000: коэффициент деления 1
...
1111111: коэффициент деления 27

Регистр 8. Биты N1, биты Reference Frequency

№ разрядов 7 6 5 4 3 2 1 0
Имена бит N1[1:0] RFREQ[37:32]
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение ? ? ? ? ? ? ? ?

Бит Имя Описание
7:6 N1[1:0] CLKOUT Output Divider. Устанавливает значение выходного делителя для CLKOUT. Допустимы значения 1 и 2, 4, 6, ..., 27. Недопустимые нечетные значения делителя будут округлены верх до ближайшего четного значения. Значение для регистра N1 можно вычислить по коэффициенту деления минус 1. Например, чтобы получить деление на 10, запишите в регистр 0001001 в биты регистра N1.
0000000: коэффициент деления 1
...
1111111: коэффициент деления 27
5:0 RFREQ[37:32] Reference Frequency. Управляет входной частотой DCO.

Регистр 9. Биты Reference Frequency

№ разрядов 7 6 5 4 3 2 1 0
Имена бит RFREQ[31:24]
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение ? ? ? ? ? ? ? ?

Бит Имя Описание
7:0 RFREQ[31:24] Reference Frequency. Управляет входной частотой DCO.

Регистр 10. Биты Reference Frequency

№ разрядов 7 6 5 4 3 2 1 0
Имена бит RFREQ[23:16]
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение ? ? ? ? ? ? ? ?

Бит Имя Описание
7:0 RFREQ[23:16] Reference Frequency. Управляет входной частотой DCO.

Регистр 11. Биты Reference Frequency

№ разрядов 7 6 5 4 3 2 1 0
Имена бит RFREQ[15:8]
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение ? ? ? ? ? ? ? ?

Бит Имя Описание
7:0 RFREQ[15:8] Reference Frequency. Управляет входной частотой DCO.

Регистр 12. Биты Reference Frequency

№ разрядов 7 6 5 4 3 2 1 0
Имена бит RFREQ[7:0]
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение ? ? ? ? ? ? ? ?

Бит Имя Описание
7:0 RFREQ[7:0] Reference Frequency. Управляет входной частотой DCO.

№ разрядов 7 6 5 4 3 2 1 0
Имена бит HS_DIV_7PPM[2:0] N1_7PPM[6:2]
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение ? ? ? ? ? ? ? ?

Бит Имя Описание
7:5 HS_DIV_7PPM[2:0] DCO High Speed Divider. Устанавливает значение высокоскоростного делителя, который принимает частоту fOSC выхода DCO как входную тактовую частоту.
000: 4
001: 5
010: 6
011: 7
100: не используется
101: 9
110: не используется
111: 11
4:0 N1_7PPM[6:2] CLKOUT Output Divider. Устанавливает значение выходного делителя для CLKOUT. Допустимы значения 1 и 2, 4, 6, ..., 27. Недопустимые нечетные значения делителя будут округлены верх до ближайшего четного значения. Значение для регистра N1 можно вычислить по коэффициенту деления минус 1. Например, чтобы получить деление на 10, запишите в регистр 0001001 в биты регистра N1.
0000000: коэффициент деления 1
...
1111111: коэффициент деления 27

Регистр 14. Биты N1_7PPM, биты Reference Frequency 7 ppm

№ разрядов 7 6 5 4 3 2 1 0
Имена бит N1_7PPM[1:0] RFREQ_7PPM[37:32]
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение ? ? ? ? ? ? ? ?

Бит Имя Описание
7:6 N1_7PPM[1:0] CLKOUT Output Divider. Устанавливает значение выходного делителя для CLKOUT. Допустимы значения 1 и 2, 4, 6, ..., 27. Недопустимые нечетные значения делителя будут округлены верх до ближайшего четного значения. Значение для регистра N1 можно вычислить по коэффициенту деления минус 1. Например, чтобы получить деление на 10, запишите в регистр 0001001 в биты регистра N1.
0000000: коэффициент деления 1
...
1111111: коэффициент деления 27
5:0 RFREQ_7PPM[37:32] Reference Frequency. Управляет входной частотой DCO.

Регистр 15. Биты Reference Frequency 7 ppm

№ разрядов 7 6 5 4 3 2 1 0
Имена бит RFREQ_7PPM[31:24]
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение ? ? ? ? ? ? ? ?

Бит Имя Описание
7:0 RFREQ_7PPM[31:24] Reference Frequency. Управляет входной частотой DCO.

Регистр 16. Биты Reference Frequency 7 ppm

№ разрядов 7 6 5 4 3 2 1 0
Имена бит RFREQ_7PPM[23:16]
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение ? ? ? ? ? ? ? ?

Бит Имя Описание
7:0 RFREQ_7PPM[23:16] Reference Frequency. Управляет входной частотой DCO.

Регистр 17. Биты Reference Frequency 7 ppm

№ разрядов 7 6 5 4 3 2 1 0
Имена бит RFREQ_7PPM[15:8]
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение ? ? ? ? ? ? ? ?

Бит Имя Описание
7:0 RFREQ_7PPM[15:8] Reference Frequency. Управляет входной частотой DCO.

Регистр 18. Биты Reference Frequency 7 ppm

№ разрядов 7 6 5 4 3 2 1 0
Имена бит RFREQ_7PPM[7:0]
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение ? ? ? ? ? ? ? ?

Бит Имя Описание
7:0 RFREQ_7PPM[7:0] Reference Frequency. Управляет входной частотой DCO.

№ разрядов 7 6 5 4 3 2 1 0
Имена бит RST_REG NewFreq Freeze M Freeze VCADC - RECALL
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение 0 0 x x x x 0 0

Бит Имя Описание
7 RST_REG Internal Reset. Внутренний сброс.
0: нормальное функционирование.
1: сбрасывает всю внутреннюю логику. Во время сброса выход переходит в третье (отключенное, Hi-Z) состояние. После завершения внутреннего сброса бит RST_REG автоматически переходит в состояние 0.
Замечание: установка бита RST_REG прервет работу машины состояний I2C. Не рекомендуемый способ старта из начальных условий.
6 NewFreq New Frequency Applied. Применение настроек новой частоты. Оповещает систему DSPLL о том, что необходимо применить настройки для новой выходной частоты. Этот бит очистится автоматически после того, как новые настройки вступят в силу.
5 Freeze M Freezes the M Control Word. Управляющее слово остановки генерации. Предотвращает временные изменения частоты при записи регистров RFREQ.
4 Freeze VCADC Freezes the VC ADC Output Word. Останавливает выдачу выходного слова АЦП входа VC. Этот бит может использоваться для удержания номинальной выходной частоты Si571.
3:1 - Здесь всегда нули.
0 RECALL Recall NVM into RAM. Применение настроек по умолчанию путем перезаписи их из энергонезависимой памяти (NVM) в оперативную память (RAM).
0: никаких действий, нормальное функционирование.
1: запись бит из NVM в RAM. Бит RECALL автоматически сбросится после завершения этой операции.
Замечание: установка бита RECALL перезагрузит рабочие регистры содержимым NVM без влияния на машину состояний I2C. Это рекомендуемый метод старта из первоначальных условий.

№ разрядов 7 6 5 4 3 2 1 0
Имена бит       Freeze DCO        
Чтение/запись R/W R/W R/W R/W R/W R/W R/W R/W
Нач. значение 0 0 x x x x 0 0

Бит Имя Описание
7:5 - Зарезервировано.
4 Freeze DCO Freeze DCO. Останавливает работу DSPLL, чтобы можно было изменить настройки генерации частоты.
3:0 - Зарезервировано.

[5. Описание выводов Si570 (XO)]

Вид сверху на корпус Si570:

Si570 XO pinout top view

Таблица 14. Описание выводов Si570.

Мнем. Тип(1) Функция
1
NC - No Connect. Не делайте внешних подключений к этому выводу.
2
OE I Output Enable. Разрешение работы выхода генерации тактовой частоты. См. раздел "7. Информация для покупки".
3
GND Ground Земля, общий провод для питания и всех сигналов.
4 CLK+ O Выход генератора.
5 CLK– O Комплементарный для CLK+ выход. Для CMOS этот выход не используется, NC(2).
6 VDD Power Плюс напряжения питания.
7 SDA I/O Последовательные данные I2C, двунаправленный сигнал с драйвером выхода в виде открытого стока.
8 SCL I Тактовый сигнал I2C.

Примечания:

(1). I означает вход, O выход, I/O двунаправленный сигнал.
(2). Справедливо только для опции выхода CMOS: не делайте подключение к этому выводу.

[6. Описание выводов Si571 (VCXO)]

Вид сверху на корпус Si571:

Si571 VCXO pinout top view

Таблица 15. Описание выводов Si571.

Мнем. Тип(1) Функция
1
VC I Управляющее напряжение, подстраивающее частоту. Аналоговый вход.
2
OE I Output Enable. Разрешение работы выхода генерации тактовой частоты. См. раздел "7. Информация для покупки".
3
GND Ground Земля, общий провод для питания и всех сигналов.
4 CLK+ O Выход генератора.
5 CLK– O Комплементарный для CLK+ выход. Для CMOS этот выход не используется, NC(2).
6 VDD Power Плюс напряжения питания.
7 SDA I/O Последовательные данные I2C, двунаправленный сигнал с драйвером выхода в виде открытого стока.
8 SCL I Тактовый сигнал I2C.

Примечания:

(1). I означает вход, O выход, I/O двунаправленный сигнал.
(2). Справедливо только для опции выхода CMOS: не делайте подключение к этому выводу.

[7. Информация для покупки]

Si570/Si571 поддерживают широкий набор выбираемых опций, включая диапазон частот, частота первоначального запуска, температурная стабильность, выходной формат сигнала и напряжение питания VDD. Определенная конфигурация устройства программируется в энергонезависимую память Si570/Si571 в момент поставки потребителю. Конфигурации задаются по диаграмме Part Number Configuration, показанной ниже. Для упрощения этого процесса компания Silicon Labs предоставляет основанную на web-страничке утилиту конфигурации (part number configuration utility). Для получения доступа к этой утилите и инструкций по покупке посетите страничку [3]. Микросхемы Si570/Si571 XO/VCXO поставляются в стандартном RoHS-совместимом корпусе с 8-выводами, размером 5 x 7 мм. Для поставки можно выбрать опции упаковки на бобине или линейке (tape или reel).

Si57x Part Number Convention fig06
     1         2       3        4             5            6       7        8

Рис. 6. Расшифровка Part Number (Part Number Configuration).

1. Обозначение семейства программируемых генераторов. 570 относится к Si570 XO, 571 относится к Si571 VCXO.

2. Буквенный код выбора напряжения питания (опция 1), стандарта уровней выходного сигнала и полярности сигнала OE:

Код VDD Выход OE
A
3.3 LVPECL Лог. 1
B
3.3 LVDS Лог. 1
C
3.3 CMOS Лог. 1
D
3.3 CML Лог. 1
E
2.5 LVPECL Лог. 1
F
2.5 LVDS Лог. 1
G
2.5 CMOS Лог. 1
H
2.5 CML Лог. 1
J
1.8 CMOS Лог. 1
K
1.8 CML Лог. 1
M 3.3 LVPECL Лог. 0
N 3.3 LVDS Лог. 0
P 3.3 CMOS Лог. 0
Q 3.3 CML Лог. 0
R 2.5 LVPECL Лог. 0
S 2.5 LVDS Лог. 0
T 2.5 CMOS Лог. 0
U 2.5 CML Лог. 0
V 1.8 CMOS Лог. 0
W 1.8 CML Лог. 0

Замечание: CMOS опция работает только на частотах до 160 МГц.

3. Опция 2. Буквенный код, который для Si570 выбирает температурную стабильность, а для Si571 этот код кроме температурной стабильности также выбирает коэффициент чувствительности входа управляющего напряжения Kv и минимальный APR.

Коды для Si570:

Код Термостабильность, max ppm ±
Общая стабильность, max ppm ±
A
50 61.5
B
20 31.5
C
7 20

Коды для Si571:

Код
Термостабильность,
max ppm ±

Типовой Kv,
ppm/V

APR min, ppm ±
3.3V 2.5V 1.8V
A
100 180 100 75 25
B
100 90 30 недоступно
C
50 180 150 125 75
D 50 90 80 30 25
E 20 45 25 недоступно
F 50 135 100 75 50
G 20 356 375 300 235
H 20 180 185 145 105
J 20 135 130 104 70
K 100 356 295 220 156
M 20 33 12 недоступно

Примечания:

1. Для получения самых лучших параметров по джиттеру и фазовому шуму всегда выбирайте самый маленький Kv, который удовлетворяет требованиям приложения по минимально допустимому APR. В отличие от решений SAW, которые требуют более высоких значений Kv, чтобы учесть высокую температурную зависимость, серия Si55x предоставляет опции с низкими Kv для минимизации шума и джиттера в реальном мире дизайна PLL. Для дополнительной информации см. апноуты AN255 и AN266.

2. APR это возможность генератора VCXO отслеживать сигнал в течение всего времени жизни продукта. VCXO, у которого APR равен ±25 ppm, может удерживать стабильность частоты ±25 ppm в течение 15 лет срока при любых (заявленных как нормальные) условиях эксплуатации.

3. Номинальный диапазон перестройки, Nominal Pull range (±) = 0.5 · VDD · изменение настройки.

4. Номинальный ±APR = Pull range - стабильность - старение = 0.5 · VDD · tuning slope - stability - 10 ppm.

5. Минимальные значения APR, указанные выше, включают значения самого худшего случая для всех параметров.

4. Опция 3. Буквенный код, обозначающий частотный диапазон (Frequency Grade).

Код МГц
A
10..945, 970..1134, 1213..1417.5
B
10..810
C
10..280 (для CMOS частота ограничена 160 МГц)

5. Шесть цифр, обозначающие стартовую частоту и адрес I2C.

Si57x поддерживает стартовую частоту, определяемую пользователем (user-defined start-up frequency) в следующих диапазонах частот: 10..945 МГц, 970..1134 МГц и 1213..1417 МГц. Стартовая частота должна быть в том же диапазоне частот, что и указана буквенным кодом опции 4.

Si57x также поддерживает определяемый пользователем 7-битный адрес I2C. Каждой уникальной комбинации стартовой частоты и адреса I2C назначается уникальный код из 6 цифр. Этот код можно запросить во время запроса на поставку (part number request process). Для составления запроса Si57x part number посетите страничку [3].

6. Буква ревизии устройства (D).

7. Рабочий температурный диапазон. G соответствует -40..+85°C.

8. Вариант упаковки R означает ленту и линейку (Tape & Reel). Отсутствие этой буквы означает лоток (Tray).

[8. Маркировка Si57x]

На рис. 7 показана маркировка для Si57x. В таблице 16 перечисляется информация строки маркировки.

Si57x Mark Specification fig07

Рис. 7. Маркировка на корпусе Si57x.

Таблица 16. Описание верхней маркировки Si57x.

Строка Позиция Описание
1
1..10 SiLabs + Part Family Number 57x. Первые 3 цифры обозначают part number, в котором последняя цифра x = 0 указывает на устройство 570, и x = 1 указывает на устройство 571.
2
1..10 Si570, Si571: Option1 + Option2 + Option3 + ConfigNum(6) + Temp
3
Trace Code
1 Маркер первого вывода (точка).
2 Ревизия продукта (D).
3..6 Малый код трассировки (4 цифро-буквенных символа обозначающие инструкции релиза сборки).
7 2 младшая цифра года.
8, 9 Номер календарной рабочей недели (1..53).
10 + обозначает Pb-Free и совместимость RoHS.

SI570CBC000121G

 

Для расшифровки маркировки нужно перейти по ссылке [3] и ввести в строку поиска маркировку чипа Si570CBC000121 или 570CBC000121. По какой-то причине последнюю букву G вводить не нужно. Нажатие на кнопку Search выведет информацию по микросхеме.

SI570CBC000121 mark example

Важные параметры:

Frequency A это частота по умолчанию, которую выдает синтезатор при включении питания.

I2C Address адрес slave-устройства шины I2C.

Supply Voltage уровень напряжения питания.

OE Polarity лог. уровень, разрешающий работу выхода тактов.

Temperature Stability / Total Stability температурная стабильность выходной частоты.

[Словарик]

APR Absolute Pull Range, диапазон абсолютной перестройки за время жизни устройства.

ATE Automatic Test Equipment, система автоматизированного тестирования.

dBc decibels relative to the carrier, децибел относительно несущей. Соотношение мощности сигнала и сигнала несущей, выраженное в децибелах. Например, фазовый шум выражается в dBc/Гц на указанном смещении частоты от несущей.

GbE гигабитный Ethernet.

P2P peak-to-peak, размах напряжения от минимального уровня до максимального (от пика до пика).

ppb parts-per-billion, сколько единиц на миллиард. 1 ppb это одна 10-9 часть от чего-то.

PSR Power Supply Rejection, подавление помех по питанию.

RMS Root Mean Square, среднеквадратическое значение.

SAW Surface Acoustic Wave, резонатор на основе эффекта поверхностной акустической волны пьезокристалла.

SONET/SDH Synchronous Optical NETworking (SONET) и Synchronous Digital Hierarchy (SDH) это стандартизованные протоколы, передающие синхронные потоки данных по оптическому кабелю с помощью лазеров или высоко-когерентных источников света светодиодов (Light-Emitting Diode, LED).

VCXO генератор, стабилизированный кварцем с возможностью подстройки частоты входным управляющим напряжением.

xDSL семейство последовательных протоколов передачи данных для доставки трафика конечным потребителям по обычным телефонным линиям (последняя миля).

XO генератор, стабилизированный кварцем.

[Ссылки]

1. Si570/Si571 10 MHZ TO 1.4 GHZ I2C PROGRAMMABLE XO/VCXO site:silabs.com.
2. Oscillator Software Tools site:silabs.com.
3. Lookup and Customize site:silabs.com.
4. Specification - I2C Bus site:i2c-bus.org.
5180530Si570x-appnotes-datasheets.zip - апноуты, даташиты, исходный код примеров программирования синтезаторов Si57x.

 

Добавить комментарий


Защитный код
Обновить

Top of Page