Администрирование Железо IR2214/IR22141: микросхема драйвера силового полумоста Thu, October 01 2020  

Поделиться

Нашли опечатку?

Пожалуйста, сообщите об этом - просто выделите ошибочное слово или фразу и нажмите Shift Enter.

IR2214/IR22141: микросхема драйвера силового полумоста Печать
Добавил(а) microsin   

IR2214/IR22141 представляет собой драйвер затворов для управления полумостом в приложениях импульсных устройств питания. Высокая нагрузочная способность драйвера (2A вытекающий ток, 3A втекающий) и низкий ток покоя позволяет использовать технику вольтдобавки для питания (bootstrap supply) в системах средней мощности. В драйвере IR2214/IR22141 реализована полная защита от короткого замыкания (КЗ), основанная на обнаружении выхода силового транзистора из насыщения. IR2214/IR22141 управляет всеми видами отказа полумоста, мягко выключая вышедший из насыщения транзистор через выделенную ножку мягкого выключения (вывод soft shut down, SSD), защищая силовой мост от перенапряжений и снижая генерацию помех. В многофазной системе драйверы IR2214/IR22141 осуществляют обмен через выделенную локальную цепь (сигналы ~SY_FLT и ~FAULT/SD), чтобы правильно управлять короткими замыканиями фазы на фазу. Системный контроллер может принудительно выключить микросхему или прочитать состояние отказа (fault state) через 3.3V совместимую ножку CMOS I/O (~FAULT/SD). Чтобы увеличить защищенность сигала от помех по шине питания (DC-bus), земля управления и силовая земля имеют отдельные выводы, что позволяет измерять ток эмиттера на нижней половине полумоста. Ситуации пониженного напряжения обрабатываются независимо.

IR2214 24 lead SSOP

Основные параметры IR2214/IR22141:

Параметр Значение
VOFFSET 1200V max
Типовые значения тока управления IO+/- 2.0A / 3.0A
VOUT 10.4V - 20V
Интервал регулировки мертвого времени (max) 75 нс
Типовой интервал мертвого времени 330 нс
Типовое время гашения при выходе силовых транзисторов из насыщения 3 мкс
Типовой порог входного напряжения DSH, DSL 8.0V
Типовое время мягкого выключения 9.6 мкс
Корпус микросхемы SSOP24

Основные возможности IR2214/IR22141:

• Плавающий канал верхнего плеча выдерживает напряжение до +1200V
• Выключение при перегрузке по току
• Сигнал синхронизации, чтобы синхронизировать выключение с другими фазами
• Встроенная схема детектирования выхода силового транзистора из насыщения
• Двухкаскадный выход включения для управления di/dt
• Отдельные выводы выходов управления pull-up/pull-down
• Выходы с подбором задержки
• Блокировка пониженного напряжения (UV lockout) с полосой гистерезиса

Упрощенная схема типового включения:

IR2214 typical connection

Примечание: D1С1 цепочка вольтдобавки для создания "плавающего" напряжения питания верхнего плеча драйвера, D2 и D3 диоды системы обнаружения выхода силовых транзисторов IGBT из насыщения.

Предельные максимальные значения эксплуатационных параметров:

Симв. Параметр min MAX Ед.
VS Напряжение смещение верхнего плеча VB - 25 VB + 0.3 V
VB Напряжение питания верхнего плавающего плеча -0.3 1225
VHO Выходное напряжение верхнего плавающего плеча (HOP, HON и SSDH) VS - 0.3 VB + 0.3
VCC Фиксированное напряжение питания нижнего плеча и логики -0.3 25
COM Силовая земля VCC - 25 VCC + 0.3
VLO Выходное напряжение нижнего плеча (LOP, LON и SSDL) VCOM - 0.3
VIN Входное напряжение логики (HIN, LIN и FLT_CLR) -0.3
VFLT Входное/выходное напряжение FAULT (~FAULT/SD и ~SY_FLT) -0.3
VDSH Входное напряжение DS верхнего плеча VB - 25 VB + 0.3
VDSL Входное напряжение DS нижнего плеча VCC - 25 VCC + 0.3
dVs/dt Допустимая скорость изменения напряжения смещения - 50 V/нс
PD Мощность рассеивания корпуса @ TA ≤ +25°C - 1.5 Вт
RthJA Температурное сопротивление между кристаллом и окружающей средой - 65 °C/Вт
TJ Температура кристалла - +150 °C
TS Температура хранения -55 +150
TL Температура пайки (в течение 10 секунд) - +300

Рекомендуемые рабочие условия. Все напряжения в таблице ниже указаны относительно VSS. Рейтинг смещения VS тестировались со всеми напряжениями питания, смещенными на 15V.

Симв. Параметр min MAX Ед.
VS Напряжение смещение верхнего плеча(2) См. (2) 1200 V
VB Напряжение питания верхнего плавающего плеча(1) VS + 11.5 VS + 20
VHO Выходное напряжение верхнего плавающего плеча (HOP, HON и SSDH) VS VS + 20
VCC Фиксированное напряжение питания нижнего плеча и логики(1) 11.5 20
COM Силовая земля -5 5
VLO Выходное напряжение нижнего плеча (LOP, LON и SSDL) VCOM VCC
VIN Входное напряжение логики (HIN, LIN и FLT_CLR) 0 VCC
VFLT Входное/выходное напряжение FAULT (~FAULT/SD и ~SY_FLT) 0 VCC
VDSH Входное напряжение DS верхнего плеча VB - 20 VB
VDSL Входное напряжение DS нижнего плеча VCC - 20 VCC
TA Температура окружающей среды -40 +125 °C

Примечания:

(1) В то время как внутренние схемы работоспособны при более низких напряжениях питания, чем указаны, блокировка пониженного напряжения (UV lockout) запретит выходные драйверы, если не достигнуты пороги UV.
(2) Логика работоспособна для VS от VSS - 5V до VSS + 1200V. Логическое состояние, удерживаемое для VS, от VSS - 5V до VSS - VBS (см. Design Tip DT97-3 для дополнительной информации).

Статические электрические характеристики. VCC = 15V, VSS = COM = 0V, VS = 0 .. 1200V и TA = 25oC, если не указано нечто обратное.

Ножки: VCC, VSS, VB, VS.

Симв. Параметр min typ MAX Ед. Условия тестирования
VCCUV+ Положительный порог защиты от снижения напряжения питания VCC  9.3 10.2 11.4 V  
VCCUV- Отрицательный порог защиты от снижения напряжения питания VCC  8.7 9.3 10.3  
VCCUVH Гистерезис блокировки при снижении напряжения питания VCC  - 0.9 -  
VBSUV+ Положительный порог защиты от снижения напряжения питания (VB - VS) 9.3 10.2 11.4 VS = 0V, VS = 1200V
VBSUV- Отрицательный порог защиты от снижения напряжения питания (VB-VS) 8.7 9.3 10.3
VBSUVH Гистерезис блокировки при снижении напряжения питания (VB - VS) - 0.9 -  
ILK Ток утечки напряжения питания смещения - - 50 μA VB = VS = 1200V
IQBS Ток покоя напряжения питания VBS  - 400 800 VIN = 0V или 3.3V (без нагрузки)
IQCC Ток покоя напряжения питания VCC  - 0.7 2.5 mA

IR2214 UnderVoltage diagram fig01

Рис. 1. Схема определения пониженного напряжения (UV lockout).

Ножки: HIN, LIN, FLTCLR, ~FAULT/SD, ~SY_FLT.

Симв. Параметр min typ MAX Ед. Условия тестирования
VIH Входное напряжение лог. 1 2.0 - - V VCC = VCCUV- .. 20V
VIL Входное напряжение лог. 0 - - 0.8
VIHSS Гистерезис входных логических уровней 0.2 0.4 -
IIN+ Входной ток смещения лог. 1 - 370 - μA VIN = 3.3V
IIN- Входной ток смещения лог. 0 -1 - 0 VIN = 0V
RON,FLT Сопротивление открытого стока ~FAULT/SD - 60 - Ом  
RON,SY Сопротивление открытого стока ~SY_FLT - 60 - P ≤ 7 мкс

IR2214 HIN LIN FLTCLR diagram fig02

Рис. 2. Схема HIN, LIN and FLTCLR.

IR2214 FAULT SD SY FLT diagram fig03

Рис. 3. Схема ~FAULT/SD и ~SY_FLT.

Ножки: DSL, DSH. Активное смещение присутствует только в IR22141. Параметры VDESAT, IDS и IDSB показаны относительно COM, и для DSL и DSH относительно VS.

Симв. Параметр min typ MAX Ед. Условия тестирования
VDESAT+ Верхнее входное напряжение порога сигнала выхода из насыщения 7.2 8.0 8.8 V См. рис. 16, 4
VDESAT- Верхнее входное напряжение порога сигнала выхода из насыщения 6.3 7.0 7.7
VIHSS Гистерезис входного напряжения выхода из насыщения - 1.0 -
IDS+ Входной ток смещения высокого уровня DSH или DSL - 21 - μA VDESAT = VCC или VBS
IDS- Входной ток смещения низкого уровня DSH или DSL - -160 - VDESAT = 0V
IDSB Входной ток смещения DSH или DSL (только для IR22141) - -20 - mA  VDESAT = (VCC или VBS) - 2V

IR2214 DSH DSL diagram fig04

Рис. 4. Схема DSH и DSL.

Ножки: HOP, LOP.

Симв. Параметр min typ MAX Ед. Условия тестирования
VOH Выходное напряжение высокого уровня, VB – VHOP или VCC – VLOP - 20 100 mV IO = 1 mA
IO1+ Выходной импульсный ток короткого замыкания высокого уровня первого каскада - 2 - A VHOP/LOP = 0V, HIN или LIN = 1, PW ≤ 200 нс, резистивная нагрузка, см. рис. 8
IO2+ Выходной импульсный ток короткого замыкания высокого уровня второго каскада - 1 - VHOP/LOP = 0V, HIN или LIN = 1, 400 нс ≤ PW ≤ 10 мкс, резистивная нагрузка, см. рис. 8

IR2214 HOP LOP diagram fig05

Рис. 5. Схема HOP и LOP.

Ножки: HON, LON, SSDH, SSDL.

Симв. Параметр min typ MAX Ед. Условия тестирования
VOL Выходное напряжение низкого уровня, VHON или VLON  - 2.3 15 mV IO = 1 mA
RON,SSD Сопротивление включенной системы Soft ShutDown (SSD) - 90 - Ом PW ≤ 7 мкс
IO- Выходной импульсный ток короткого замыкания низкого уровня - 3 - A VHOP/LOP = 15V, HIN или LIN = 0, PW ≤ 10 мкс

IR2214 HON LON SSDH SSDL diagram fig06

Рис. 6: Схема HON, LON, SSDH и SSDL.

Электрические характеристики по переменному току (AC). VCC = VBS = 15V, VS = VSS и TA = 25°C, если не указано что-то другое.

Симв. Параметр min typ MAX Ед. Условия тестирования
ton Задержка распространения включения 220 440 660 нс VIN = 0 или 1, VS = 0 .. 1200V, HOP замкнут на HON, LOP замкнут на LON, рис. 7, 10
toff Задержка распространения выключения
tr Время нарастания уровня включения (CLOAD=1nF) - 24 -
tf Время спада уровня выключения (CLOAD=1nF) - 7 -
ton1 Время длительности включения первого каскада 120 200 280 Рис. 8
tDESAT1 Задержка распространения SSD от DSH до HO, когда HO включен 2000 3300 4600 VHIN = 1, VDESAT = 15V, рис. 10
tDESAT2 Задержка распространения SSD от DSH до HO после гашения 1050 - -
tDESAT3 Задержка распространения SSD от DSL до LO, когда LO включен 2000 3300 4600 VLIN = 1, VDESAT = 15V, рис. 10
tDESAT4 Задержка распространения SSD от DSH до HO после гашения 1050 - -
tDS Минимальная ширина импульса SSD выхода из насыщения силового транзистора 1000 - - Рис. 9
tSS Период длительности SSD 5700 9600 13500 CL = TBD мкФ, VDS = 15V, рис. 9
tSY_FLT,DESAT1 Время задержки распространения от DSH к SY_FLT при включении HO - 3600 - VHIN = 1, VDESAT = 15V, рис. 10
tSY_FLT,DESAT2 Время задержки распространения от DSH к SY_FLT после гашения 1300 - -
tSY_FLT,DESAT3 Время задержки распространения от DSL к SY_FLT при включении LO - 3050 - VLIN = 1, VDESAT = 15V, рис. 10
tSY_FLT,DESAT4 Время задержки растространения от DSL к SY_FLT после гашения 1050 - -
tBL Время гашения DS при включении - 3000 - VHIN = VLIN = 1, VDESAT = 15V, рис. 10
Характеристики совпадения мертвого времени/задержки
DT Dead-time (мертвое время) - 330 - нс Рис. 11
MDT Совпадение Dead-time, MDT = DTH - DTL - - 75 Внешнее DT = 0 нс, рис. 11
PDM Совпадение задержки распространения, Max(ton, toff) - Min(ton, toff) - - 75 Внешнее DT > 500 нс, рис. 7

IR2214 switching time waveforms fig07

Рис. 7. Интервалы времени переключения.

IR2214 output source current fig08

Рис. 8. Выходной вытекающий ток.

IR2214 SSD timing waveforms fig09

Рис. 9. Интервалы времени мягкого выключения.

IR2214 desat timing fig10

Рис. 10. Интервалы времени выхода транзисторов из насыщения (Desat Timing).

IR2214 internal Dead Time timing fig11

Рис. 11. Внутреннее формирование мертвого времени (Dead-Time).

[Цоколевка]

24-выводный корпус SSOP - IR2214SS, вид сверху:

IR2214 24 lead SSOP IR2214SS

Символ Описание
VCC Напряжение питания нижнего плеча драйвера (+11.5V .. +20V)
VSS Земля логики, минус напряжения питания
HIN Логический вход для управления выходом верхнего плеча драйвера (HOP/HON)
LIN Логический вход для управления выходом нижнего плеча драйвера (LOP/LON)
~FAULT/SD Двунаправленный вывод (работает одновременно и как вход, и как выход), активный уровень лог. 0. См. рис. 17, 18 и 15. В качестве выхода показывает состояние ошибки (fault condition). В качестве входа выключает выходы драйвера затворов, независимо от уровней на входах HIN/LIN.
~SY_FLT Двунаправленный вывод (работает одновременно и как вход, и как выход), активный уровень лог. 0. См. рис. 17, 18 и 15. В качестве выхода показывает выполнение последовательности SSD (Soft ShutDown, мягкое выключение). В качестве входа сигнал активного лог. 0 замораживает состояние обоих выходов.
FLT_CLR Вход очистки состояния ошибки (fault clear) с активным уровнем лог. 1 (см. рис. 17).
LOP Выход нижнего плеча драйвера для вытекающего тока (открытие силового транзистора)
LON Выход нижнего плеча драйвера для втекающего тока (закрытие силового транзистора)
DSL Вход детектора выхода из насыщения нижнего плеча IGBT
SSDL Мягкое выключение нижнего плеча
COM Возврат тока нижнего плеча драйвера
VB Плавающее напряжение питания верхнего плеча драйвера затвора (вырабатывается цепочкой вольтдобавки)
HOP Выход верхнего плеча драйвера для вытекающего тока (открытие силового транзистора)
HON Выход верхнего плеча драйвера для втекающего тока (закрытие силового транзистора)
DSH Вход детектора выхода из насыщения верхнего плеча IGBT
SSDH Мягкое выключение верхнего плеча
VS Возврат плавающего напряжения питания верхнего плеча драйвера

Функциональная блок-схема:

IR2214 functional block diagram

Диаграмма состояний:

IR2214 state diagram

Стабильное состояние Временное состояние Системные переменные
- FAULT
- HO = LO = 0 (нормальное функционирование)
- HO/LO = 1 (нормальное функционирование)
- UNDERVOLTAGE VCC (UV, пониженное напряжение питания нижнего плеча)
- SHUTDOWN (SD, выключение)
- UNDERVOLTAGE VBS (пониженное напряжение питания верхнего плеча. У этого напряжения минус плавающий, напряжение VBS генерируется от вольтдобавки)
- FREEZE
- SOFT SHUTDOWN
- START UP SEQUENCE

- FLT_CLR
- HIN/LIN
- UV_VCC
- UV_VBS
- DSH/DSL
- SY_FLT
- FAULT/SD

Примечания:

(1) Изменение логического значения сигнала, помеченного на линии стрелки (системная переменная) генерирует переход состояния.
(2) При выходе из состояния UNDERVOLTAGE VBS сигнал HO становится в лог. 1 только если на HIN произошел положительный перепад уровня.

[Таблица логики IR2214]

Описание состояния выхода драйверов

Состояние
HO/LO
HOP/LOP HON/LON SSDH/SSDL
0 HiZ 0 HiZ
1 1 HiZ HiZ
SSD HiZ HiZ 0
LO/HO Состояние выходов следует за входами (in=1 -> out=1, in=0 -> out=0)
LOn-1/HOn-1 Выходы сохраняют предыдущее состояние (freeze)

  Входы
Входы/выходы UnderVoltage
да: V < порога UV
нет: V > порога UV
X: не имеет значения
Выходы
Операция HOP/LOP HON/LON SSDH/SSDL SY_FLT
SSD: desat (вых.)
HOLD: freezing (вх.)
FAULT/SD
SD: shutdown (вх.)
FAULT: диагн. (вых.)
VCC VBS   HO     LO  
Shut Down X X X X 0 (SD) X X 0 0
Fault Clear HIN LIN _↑‾ Прим. (1) _↑‾ (FAULT) нет нет HO LO
Нормальное функционирование 1 0 0 1 1 нет нет 1 0
0 1 0 0 1
0 0 0 0 0
Предотвращение сквозного тока 1 1 0 1 1 нет нет 0 0
Soft Shut Down (вход в SSD) 1 0 0 ‾↓_ (SSD) 1 нет нет SSD 0
0 1 0 SSD
Soft Shut Down (завершение SSD) X X 0 _↑‾ (SSD) ‾↓_ (FAULT) нет нет 0 0
0 0
Freeze X X X 0 (HOLD) 1 нет нет HOn-1 LOn-1
Under Voltage X LIN X 1 1 нет да 0 LO
X 0 (FAULT) да X 0

Примечание (1): ~SY_FLT автоматически сбросится после завершения события SSD, и FLT_CLR не требуется. Чтобы избежать конфликта FLT_CLR с процедурой SSD, FLT_CLR не должен работать, когда активен ~SY_FLT.

[Функциональное описание]

Последовательность запуска (Start-up). Рекомендуется выполнить последовательность запуска при включении питания (power supply start-up), чтобы удержать ножку FLT_CLR в активном состоянии, пока напряжения питания не застабилизируются на корректных уровнях. Это предотвратит генерацию случайных диагностических сигналов. Все функции защиты работают независимо от состояния FLT_CLR, и состояние выхода драйвера отражает входные команды.

Когда используется топология вольтобавки для получения напряжения питания плавающего верхнего плеча управления, рекомендуется использовать следующую последовательность запуска (см. также рис. 12):

1. Установить VCC.
2. Установить ножку FLT_CLR в лог. 1.
3. Установить ножку LIN в лог. 1 и позволить зарядиться конденсатору вольтдобавки.
4. Перевести LIN в лог. 0.
5. Перевести FLT_CLR в лог. 0.

IR2214 Start Up sequence fig12

Рис. 12. Последовательность запуска.

Требуется импульс LIN и FLT-CLR длительностью минимум 15 мкс.

Нормальный рабочий режим. После завершения последовательности start-up, микросхема становится полностью работоспособной (серые овалы в диаграмме состояний).

Сигналы HIN и LIN побуждают выходы драйвера переключаться соответствующим образом, одновременно внутренняя логика проверяет входные сигналы, предотвращая события сквозного тока (shoot-through), с генерацией мертвого времени (DeadTime, DT).

Выключение (Shut Down). Контроллер системы может асинхронно выдать команду жесткого выключения (Hard ShutDown, HSD) через ножку ~FAULT/SD, совместимую с уровнями логики 3.3V CMOS. Это событие не защелкивается.

В многофазной системе сигналы ~FAULT/SD объединяются логикой ИЛИ, чтобы контроллер или один из драйверов затворов мог выполнить одновременное принудительное выключение других драйверов через одну и ту же ножку.

[Управление отказами (Fault Management)]

IR2214 может обслуживать как отказы питания - события снижения напряжения на обоих плечах, нижнем и верхнем (Undervoltage), так и отказ выхода из насыщения обоих транзисторов.

Undervoltage (UV). Функция защиты от понижения питания драйвера запрещает выходной каскад драйвера, чтобы силовой мост не управлялся слишком низкими напряжениями.

Оба плеча драйверов, нижнее плечо (которое питается от VCC) и плавающее верхнее (которое питается от VBS, напряжение вольтдобавки), управляются индивидуальной функцией защиты от снижения напряжения.

UV-событие на VCC (когда VCC < UVVCC-) генерирует сигнал диагностики путем перевода ножки ~FAULT/SD в лог. 0 (см. секцию ~FAULT/SD и рис. 14). Это событие запрещает оба плеча драйвера - нижнее и плавающее верхнее, и сигнал диагностики удерживается до тех пор пока напряжение не восстановится. Это событие отказа не защелкивается, и ножка ~FAULT/SD перейдет в неактивное состояние лог. 1 как только VCC станет выше UVVCC+.

UV-событие на VBS запретит только верхний плавающий драйвер. Undervoltage на VBS не предотвращает активацию выхода нижнего плеча драйвера, и не генерирует сигналы диагностики. UV-событие VBS (VBS < UVVBS-) защелкивает выход верхнего плеча драйвера в состояние лог. 0. Для возврата в нормальный рабочий режим VBS должно снова установиться на уровень выше UVVBS+. Чтобы включить плавающий драйвер, сигнал HIN должен быть заново установлен в лог. 1 (требуется положительный перепад на HIN).

Выход из насыщения силовых транзисторов. Отказ силового полумоста могут вызвать разные случаи, например короткое замыкание фазы или перегрузка выхода. Во всех этих случаях через силовые транзисторы IGBT, которыми управляет драйвер, резко вырастает ток.

Система детектирования отказов IR2214 мониторит напряжение между коллектором и эмиттером (VCE) силового транзистора IGBT с помощью внешнего высоковольтного диода. Слишком большой ток через транзистор IGBT может вывести его из насыщения, тогда VCE увеличивается.

Когда произошел выход из насыщения, ток через силовой транзистор может быть в 10 больше номинального тока. Всякий раз, когда транзистор выключается, этот высокий ток генерирует соответствующий перепад напряжения в силовом каскаде, который нужно сгладить, чтобы избежать необратимых повреждений (из-за перенапряжением, вызванным выбросом ЭДС самоиндукции). Драйвер затвора IR2214 осуществляет управление переходными процессами путем плавного выключения вышедшего из насыщения транзистора с помощью активации ножки SSD так называемой функцией последовательности плавного выключения (Soft ShutDown sequence, SSD).

Функция DSH/L на рис. 13 показывает структуру детектора выхода из насыщения и блока плавного выключения. Эта конфигурация выходов одинакова для обоих плеч, и нижнего, и плавающего верхнего.

IR2214 high and low side output stage fig13

Рис. 13. Выходной каскад верхнего и нижнего плеча.

Внешний высоковольтный диод для поддержки детектора выхода из насыщения должен иметь допустимое напряжение BV > 1200V и низкую паразитную емкость (чтобы минимизировать прохождение помех и задержки переключения). Диод смещается внутренним pull-up резистором RDSH/L (эквивалентно для VCC/IDS-, или VBS/IDS- для IR2214), или с помощью специальной схемы (см. секцию с описанием активного смещения для IR22141). Когда VCE увеличивается, напряжение на ножке DSH/L также увеличивается. Будучи смещенным внутри к локальному напряжению питания, напряжение DSH/L автоматически фиксируется. Когда DSH/L превысит порог VDESAT+, сработает компаратор (см. рис. 13). Выход компаратора фильтруется, чтобы избежать ошибочного детектирования выхода из насыщения, которое может быть вызвано индуцированными снаружи импульсами; импульсы короче, чем tDS, будут отфильтрованы. Чтобы избежать ошибочного детектирования выхода из насыщения, когда открывается IGBT, схема детектора десатурации запрещается сигналом гашения (см. блок tBL Blanking на рис. 13). Это время оценочно выбрано по максимальной длительности включения IGBT, и не должно быть превышено, что обеспечивается правильным выбором значения сопротивления затвора. Когда IGBT не полностью насыщен после интервала tBL, детектируется выход из насыщения и драйвер выключается.

Правильно сформированные сигналы выхода из насыщения инициируют последовательность мягкого выключения (Soft ShutDown, SSD). Во время SSD выходные драйверы переходят в состояние высокого сопротивления, и активируются резисторы SSD pull-down (подтяжка вниз), чтобы выключить IGBT через вывод SSDH/L. Выход ~SY_FLT (активный лог. 0, см. рис. 14) сообщает о состоянии IR2214 все время, пока действует последовательность SSD (tSS). Как только SSD завершится, SYS_FLT переходит в неактивное состояние лог. 1, и IR2214 генерирует сигнал отказа FAULT (см. секцию ~FAULT/SD) активацией ножки ~FAULT/SD. Это генерирует сигнал жесткого выключения (hard shut down) для выходов обоих плеч драйвера, верхнего и нижнего (HO = LO = лог. 0). Каждый драйвер защелкивается в лог. 0, пока ошибка не очистится (см. FLT_CLR).

Рис. 14 показывает схему обработки отказов. На схеме DesatHS и DesatLS обозначают два сигнала, приходящие от выходных каскадов (см. рис. 13).

IR2214 fault management diagram fig14

Рис. 14. Схема управления отказами.

Примечание: internal hold это внутренний сигнал удержания выходов, internal FAULT (hard shutdown) это внутренний сигнал отказа с жестким (мгновенным) выключением, external hold внешний сигнал удержания выходов, external hard shutdown внешний сигнал жесткого (мгновенного) выключения, DesatHS и DesatLS это сигналы от схемы обнаружения выхода из насыщения верхнего и нижнего плеча силового полумоста соответственно.

Следует отметить, что во время Soft ShutDown, оба узла детектирования снижения напряжения (Under Voltage fault) и внешнего выключения (external Shut Down, SD) маскируются до окончания SSD. Защита от выхода из насыщения работает независимо через другой вывод управления, и отключается только когда выключено выходное состояние.

Обработка отказов в многофазных системах. С системе, где используется два или большее количество драйверов затвора на микросхемах IR2214, они должны быть соединены, как показано на рис. 15.

IR2214 application 3ph system fig15

Рис. 15. Применение IR2214 в трехфазной системе.

~SY_FLT. Двунаправленные ножки обеспечивают взаимодействие внутри системы через локальные цепи. Активный уровень - лог. 0.

Микросхема, которая определила выход из насыщения IGBT, активирует сигнал ~SY_FLT, который затем считывается другими драйверами затворов. Когда SYS_FLT активен, все остальные драйверы удерживают свое состояние выходов выключенным, независимо от сигналов на входах (HIN, LIN), которые поступают от управляющего контроллера (freeze state, состояние заморозки).

Эта функция в частности важна при замыкании между фазами, когда ток течет через два IGBT, подключенных к разным микросхемам драйверов. Фактически, когда один транзистор проходит процесс мягкого включения, на втором транзисторе должна быть предотвращена ситуация жесткого отключения, чтобы сохранялся процесс мягкого отключения SSD.

В состоянии заморозки остановленные драйверы полностью неактивны, потому что функция детектирования выхода из насыщения все еще получает самый высокий приоритет. Обмен ~SY_FLT разработан для создания локальной сети между драйверами. Нет необходимости соединять ~SY_FLT с контроллером.

~FAULT/SD. Двунаправленные сигналы ножек ~FAULT/SD осуществляют обмен друг с другом и с контроллером системы. Активный уровень лог. 0.

Когда на ~FAULT/SD лог. 0, это дает команду выходам на жесткое отключение. Три события могут перевести ~FAULT/SD в лог. 0:

1. Событие детектирования выхода из насыщения: ножка FAULT\SD защелкивается на лог. 0, когда процесс SSD завершится, и сбрасывает это состояние только сигнал FLT_CLR.
2. Снижение напряжение VCC (событие UV): ножка FAULT\SD принудительно переводится в лог. 0 и удерживается в лог. 0 и удерживается в этом состоянии, пока активна ситуация недостаточного напряжения (это состояние не защелкивается).
3. Когда ~FAULT/SD притягивается к лог. 0 снаружи сигналом либо от контроллера, либо от другой микросхемы IR2214. Это событие не защелкивается, поэтому FLT_CLR не может его запретить. Только когда ~FAULT/SD перейдет в лог. 1, микросхема переходит в нормальный рабочий режим.

[Активное смещение]

С целью обнаружения выхода из насыщения силового транзистора напряжение его коллектора анализируется через внешний высоковольтный диод. Этот диод нормально смещен внутренним pull-up резистором, соединенным с линией локального питания (VB или VCC). Когда транзистор "открыт", диод пропускает ток, и сила тока в схеме определяется значением внутреннего pull-up резистора.

В схеме верхнего плеча ток смещения выхода из насыщения может повлиять на конденсатор вольтдобавки (см. рис. 19). Фактически, слишком маленькое значение резистора pull-up может привести к большому току, значительно разряжающему конденсатор вольтдобавки. По этой причине типовое значение резистора внутреннего pull-up выбрано в диапазоне 100 кОм.

В то время как сопротивление ножек DSH/DSL очень низкое, когда транзистор открыт (малое сопротивление цепи через внешний диод до силового транзистора), при закрытом транзисторе сопротивление управляется только верхним подтягивающим резистором (pull-up). В этом случае соответствующее изменение уровня, прикладываемое к силовому транзистору при коммутации на выходе, приводит к значительному току, инжектируему через паразитную емкость диода в ножку детектирования выхода из насыщения (DSH/L). Этот наводимый шум может быть легко устранен активным смещением диода (Active Bias).

Структура Active Bias имеется только для версии IR22141 выводов DSH/L. На ножках DSH/L есть активный pull-up относительно VB/VCC, и pull-down относительно VS/COM. Специальная схема создания смещения уменьшает импеданс ножки DSH/L, когда напряжение превышает порог VDESAT (см. рис. 16). Это низкое сопротивление помогает в устранении шума, который получается от тока через паразитную емкость. Когда силовой транзистор полностью открыт, диод оказывается смещенным в прямом направлении, и напряжение на ножке DSH/DSL уменьшается. В этой точке схема смещения деактивируется, чтобы уменьшить ток смещения диода, как показано на рис. 16.

IR2214 Active Biasing fig16

Рис. 16. RDSH/RDSL Active Biasing (работа активного смещения).

[Выходной каскад]

Структура выходного каскада показана на рис. 13. Она состоит из двух каскадов включения и одного каскада выключения. Когда драйвер открывает IGBT (см. рис. 8), первый каскад постоянно активирован, в то время как дополнительный каскад остается активным только ограниченное время (ton1). Эта особенность увеличивает управляемость силовых транзисторов, ускоряя их насыщение открытие, потому что емкость затвора заряжается быстрее.

При выключении один n-канальный транзистор замыкает на себя ток до 3A (IO-), и предоставляет цепочку низкого сопротивления, предотвращая самовключение транзистора из-за паразитной емкости Миллера в силовом ключе.

[Описание логики диаграмм переключения]

Рис. 17 показывает сигналы ~SY_FLT и ~FAULT/SD как выходы, в то время как рис. 18 показывает их как входы.

IR2214 timing diagram SY FLT FAULT SD as output fig17

Рис. 17. Тайминги I/O, когда ~SY_FLT и ~FAULT/SD работают как выходы.

Замечания по диаграмме времени рис. 17:

A. Когда входные сигналы одновременно дают включение, выходы выключаются (предотвращение сквозного тока силовых транзисторов).
B. Сигнал HO включается, и верхнее плечо выходит из насыщения, HO плавно выключается, в то время как ~SY_FLT остается в лог. 0. Когда ~SY_FLT переходит в лог. 1, ~FAULT/SD переходит в лог. 0. Во время SSD, если LIN переходит в лог. 1, LO не изменяется (замораживается).
C. Когда ~FAULT/SD защелкивается в лог. 0 (см. секцию ~FAULT/SD), сигнал FLT_CLR может запретить это, и выходы перейдут обратно под управление входов.
D. DSH переходит в лог. 1, однако это не прочитано, потому что HO выключен.
E. Сигнал LO включился, и нижнее плечо IGBT вышло из насыщения, поведение нижнего плеча такое же, как описано про точку B.
F. DSL переходит в лог. 1, однако это не прочитано, потому что LO выключен.
G. Как в точке A (предотвращение сквозного тока силовых транзисторов).

IR2214 logic diagram SY FLT FAULT SD as input fig18

Рис. 18. Логика I/O, когда ~SY_FLT и ~FAULT/SD работают как входы.

Замечания по диаграмме времени рис. 18:

A. Микросхема находится в состоянии приостановки (hold state), независимо от изменений на входах. Состояние приостановки принудительно вызвано подтяжкой ~SY_FLT к лог. 0 внешним сигналом.
B. Микросхема выключается через hard shutdown по команде снаружи. A - B одинаковая последовательность, которая используется другой микросхемой IR2214 в процедуре SSD.
C. Сигнал ~FAULT/SD, переведенный в лог. 0 снаружи (состояние shutdown), не может быть запрещен через FLT_CLR (см. секцию ~FAULT/SD).
D. ~FAULT/SD возвращается в неактивное состояние, и выходы переходят обратно под управление входов.
E. Сигнал ~FAULT/SD, переведенный в лог. 0 снаружи: выходы выключаются через hard shutdown (как в точке B).
F. Как в точках A и B, однако для выхода нижнего плеча.

[Питание на основе вольтдобавки]

От напряжения VBS питается верхнее плечо драйвера IR2214. Это питание организовывается поверх напряжения VS, и поэтому должно быть плавающим.

В микросхеме IR2214 напряжение питания VBS генерируется с помощью вольтдобавки (bootstrap). Вольтдобавка формируется диодом и конденсатором, как показано на рис. 19.

IR2214 bootstrap supply schematic fig19

Рис. 19. Схема питания от вольтдобавки.

Достоинство этого метода - он простой и недорогой, но имеет некоторые ограничения по скважности и времени включения, поскольку необходимо обновлять заряд в конденсаторе вольтдобавки. Правильный выбор этого конденсатора радикально снижает эти ограничения.

Величина конденсатора вольтдобавки. Чтобы определить номинал конденсатора, сначала надо определить минимальное падения напряжения (ΔVBS), при котором есть еще есть гарантия открывания верхнего транзистора IGBT.

Если VGEmin это минимальное напряжение затвор-эмиттер, которое мы должны обеспечить то падение напряжения должно быть:

ΔVBS ≤ VCC - VF - VGEmin - VCEon

при условии:

VGEmin > VBSUV-

Здесь VCC это напряжение питания микросхемы, VF прямое напряжение на диоде вольтдобавки, VCEon напряжение эмиттер-коллектор силового IGBT нижнего плеча, и VBSUV- пороговое отрицательное значение пониженного напряжения питания верхнего плеча.

Теперь мы должны рассмотреть факторы, влияющие на снижение VBS:

- Требуемый для открытия IGBT заряд затвора (QG).
- Ток утечки затвор-исток (эмиттер) IGBT (ILK_GE).
- Ток покоя плавающего верхнего плеча драйвера (IQBS).
- Ток утечки плавающего верхнего плеча драйвера (ILK).
- Ток утечки диода вольтдобавки (ILK_DIODE).
- Смещение диода детектора выхода из насыщения при открытии (IDS-).
- Заряд, необходимый для внутренних схем сдвига уровня (QLS); типовое значение 20 nC.
- Ток утечки конденсатора вольтдобавки (ILK_CAP).
- Время включения верхнего силового транзистора (THON).

ILK_CAP имеет смысл учитывать только когда используется электролитический конденсатор, и с другими типами конденсаторов этот параметр можно игнорировать. Настоятельно рекомендуется использовать как минимум один керамический конденсатор с низким ESR, т. е. с низким эквивалентным последовательным сопротивлением (в случае использования электролитического конденсатора включение параллельно ему керамического конденсатора с низким ESR может быть эффективным решением).

Тогда мы имеем следующее:

QTOT = QG + QLS + (ILK_GE + IQBS + ILK + ILK_DIODE + ILK_CAP + IDS-) * THON

Минимальная емкость конденсатора вольтдобавки:

            QTOT
CBOOTmin = ------
            ΔVBS

В следующем примере используется 25A @ 125C IGBT (IRGP30B120KD):

• IQBS = 800 μA (см. статические электрические характеристики);
• ILK = 50 μA (см. статические электрические характеристики);
• QLS = 20 nC;
• QG = 160 nC (даташит IRGP30B120KD);
• ILK_GE = 100 nA (даташит IRGP30B120KD);
• ILK_DIODE = 100 μA (с временем обратного восстановления < 100 нс);
• ILK_CAP = 0 (не имеет значения в случае керамического конденсатора);
• IDS- = 150 μA (см. статические электрические характеристики);
• THON = 100 μs.

А также:

• VCC = 15V
• VF = 1V
• VCEonmax = 3.1V
• VGEmin = 10.5V

Максимальное значение падения напряжения ΔVBS:

ΔVBS ≤ VCC - VF - VGEmin - VCEon = 15V - 1V - 10.5V - 3.1V = 0.4V

Тогда емкость конденсатора вольтдобавки получается:

         290nC
CBOOT = ------- = 725 нФ
         0.4V

Примечание: выше показано, что было выбрано напряжение VCC 15V. Некоторые IGBT могут потребовать большего напряжения питания, чтобы корректно работала техника вольтдобавки. Также в показанных выше формулах нужно учитывать изменения VCC.

[Некоторые важные замечания]

Пульсации напряжения. Существует три разных случая, когда схема вольтдобавки становится проводящей (см. рис. 19):

• ILOAD < 0; ток нагрузки нижнего плеча IGBT с соответствующим VCEon

VBS = VCC - VF - VCEon

В этом случае получится самое низкое значение для VBS. Это представляет самый худший случай для емкости конденсатора вольтдобавки. Когда IGBT выключается, узел VS поднимается током нагрузки до тех пор, пока диод свободного хода верхнего плеча не будет смещен в прямом направлении.

• ILOAD = 0; IGBT не нагружен, хотя открыт, и VCE можно не рассматривать.

VBS = VCC - VF

• ILOAD > 0; ток нагрузки течет через диод свободного хода.

VBS = VCC - VF + VFP

В этом случае мы имеем самое высокое значение для VBS. При открытии IGBT верхнего плеча, ILOAD втекает в него, и VS подтягивается вверх.

Для уменьшения риска снижения напряжения (undervoltage, UV), конденсатор вольтдобавки должен быть выбран в соответствии случая ILOAD < 0.

Резистор вольтдобавки. Резистор (Rboot) устанавливается последовательно с диодом вольтдобавки (см. рис. 19), чтобы ограничить ток, когда конденсатор вольтдобавки в начальной стадии зарядки. Рекомендуется брать этот резистор не больше нескольких Ом (обычно выбирают 5 Ом, максимум можно взять 10 Ом), чтобы избежать повышения постоянной времени VBS. Минимальное время зарядки конденсатора вольтдобавки или для обновления его заряда должно быть проверено по этой постоянной времени.

Конденсатор вольтдобавки. Для разработок с высоким THON, где используется электролитический конденсатор, необходимо учитывать его ESR. Это паразитное сопротивление формирует делитель напряжения вместе с Rboot, генерируя шаг напряжения на VBS на первом заряде конденсатора вольтдобавки. Шаг напряжения и соответствующая скорость нарастания (dVBS/dt) должны быть ограничены. В качестве общего правила ESR должно удовлетворять следующему ограничению:

    ESR
----------- * VCC ≤ 3V
ESR + RBOOT

Параллельная комбинация керамического конденсатора малой емкости и электролитического большой емкости обычно лучший компромисс. Керамический конденсатор действует как быстрое средство только для заряда затвора, и ограничивает dVBS/dt путем уменьшения эквивалентного сопротивления, в то время как электролитический удерживает падение напряжение VBS в пределах желаемого ΔVBS.

Диод вольтдобавки. Этот диод должен иметь напряжение BV > 1200V, и малое время восстановления (trr < 100 нс), чтобы минимизировать количество заряда, возвращаемого обратно от конденсатора вольтдобавки на напряжение питания VCC.

[Сопротивление затворов]

Скорость переключения силовых транзисторов может управляться правильным выбором номиналов резисторов, определяющих ток включения и выключения, подаваемый на затвор. Ниже рассматриваются некоторые базовые правила для выбора номинала этих резисторов, чтобы получить желаемое время переключения и скорость, с помощью введения эквивалентного выходного сопротивления драйвера затвора (RDRp и RDRn).

В примерах все время используются силовые транзисторы IGBT. Рис. 20 показывает номенклатуру, используемую в следующих параграфах. Дополнительно Vge* показывает напряжение плато, Qgc и Qge показывают соответственно заряд затвор-коллектор и затвор-эмиттер.

IR2214 IGBT nomenclature fig20

Рис. 20. Номенклатура транзисторов IGBT.

Резистор для ограничения открывающего тока затвора. Применительно к вопросам, включенным ниже в расчет, время переключения tsw определено как время, затрачиваемое на достижения конца напряжения плато (для затвора IGBT предоставляется общее значение Qgc + Qge). Чтобы получить желаемое время переключения, номинал резистора затвора может начинаться от Qge и Qgc, VCC, Vge* (см. рис. 21):

         Qgc + Qge
Iavg = -------------
            tSW

и

         VCC - Vge*
RTOT = -------------
            Iavg

IR2214 RGon sizing fig21

Рис. 21. Номинал RGon.

где RTOT = RDRp + RGon

RGon = резистор затвора на открывание транзистора.
RDRp = эквивалентное сопротивление драйвера.

Когда RGon > 7 Ом, RDRp определяется формулой:

IR2214 RDRp equation

Здесь IO1+, IO2+ и ton1 взяты из даташита IR2214.

Таблица 1 показывает сопротивление резистора затвора для двух часто используемых IGBT (вычисления сделаны на основе типичных значений из даташита и предполагаемом напряжении питания VCC = 15V).

Таблица 1. Значения RGon, определяющие tsw.

Транзистор IGBT Qge, nC Qgc, nC Vge*, V tSW, нс Iavg, A RTOT, Ом RGon → станд.
коммерческое значение
tSW, нс
IRGP30B120K(D) 19 82 9 400 0.25 24 RTOT - RDRp = 12.7 Ом → 10 Ом → 420
IRG4PH30K(D) 10 20 9 200 0.15 40 RTOT - RDRp = 32.5 Ом → 33 Ом → 202

Наклон выходного напряжения. Резистор затвора на включение RGon может быть выбран для управления наклоном изменения выходного уровня напряжения (dVOUT/dt).

Хотя выходное напряжение изменяется по нелинейному закону, максимальный наклон выходного напряжения может быть аппроксимирован следующим образом:

dVOUT    Iavg
----- = -------
 dt     CRESoff

Подставим Iavg:

        VCC - Vge*
RTOT = ------------------
                   dVOUT
         CRESoff * -----
                    dt

В качестве примера таблица 2 показывает размеры сопротивления затвора, чтобы получить dVOUT/dt = 5V/нс, когда используются два популярных IGBT, с типовыми значениями параметров из даташита и VCC = 15V.

Таблица 2. Значения RGon, определяющие dVOUT/dt.

Транзистор IGBT Qge, nC Qgc, nC Vge*, V CRESoff, пФ RTOT, Ом RGon → станд.
коммерческое значение
dVOUT/dt
IRGP30B120K(D) 19 82 9 85 14 RTOT - RDRp = 6.5 Ом → 8.2 Ом → 4.5 V/нс
IRG4PH30K(D) 10 20 9 14 85 RTOT - RDRp = 78 Ом → 82 Ом → 5 V/нс

Примечание: время включения должно быть меньше tBL, чтобы избежать нежелательного детектирования выхода из насыщения и срабатывания схемы плавного выключения SSD.

Резистор для ограничения закрывающего тока затвора. Самый худший случай для выбора выключающего резистора RGoff - когда коллектор IGBT в выключенном состоянии принудительно переключается внешними событиями (например включением IGBT другого плеча).

В этом случае dV/dt на выходе приводит к паразитному току через CRESoff, который втекает в RGoff и RDRn (см. рис. 22).

Если падение напряжения на затворе превысит пороговое значение IGBT, то он может открыться самостоятельно, что приведет к большим колебаниям и соответствующему сквозному току.

IR2214 RGoff sizing fig22

Рис. 22. Номинал RGoff: цепь прохождения тока, когда нижнее плечо выключено, и включено верхнее плечо.

Получаются выражения:

                                                 dVOUT
Vth ≥ (RGoff + RDRn) * I = (RGoff + RDRn) * CRESoff -------
                                                  dt

Преобразование выражений:

               Vth
RGoff ≤ ------------------ - RDRn
                     dV
          CRESoff * ----
                     dt

Когда RGoff > 4 Ом, RDRn хорошо определяется по VCC/IO- (IO- взято из даташита IR2214).

В качестве примера таблица 3 показывает RGoff для двух популярных IGBT для dVOUT/dt = 5 V/нс.

Примечание: показанные выше формулы представлены в качестве приближенного способа выбора сопротивления резисторов затвора. Более точное определение номиналов может потребовать качественного моделирования и учета паразитной емкости разводки печатной платы.

Таблица 3. Выбор RGoff.

Транзистор IGBT Vth (минимум), V CRESoff, пФ RGoff, Ом
IRGP30B120K(D) 4 85 RGoff ≤ 4
IRG4PH30K(D) 3 14 RGoff ≤ 35

[Рекомендации по разводке печатной платы]

Интервал между цепями напряжений H и L. Цоколевка IR2214 максимально увеличивает расстояние между плавающим плечом (от DC- до DC+) и выводами с низкими напряжениями. Настоятельно рекомендуется размещать компоненты, соединенные с плавающей секцией схемы, на высоковольтной стороне микросхемы (сторона VB, VS), размещая при этом другие компоненты на другой стороне.

Заливка меди земли. Ground plane не должен находится под высоковольтными плавающими цепями или рядом с ними, чтобы минимизировать распространение помех.

Петли тока управления затвором. Цепи тока ведут себя как антенна, и могут принимать или передавать электромагнитные помехи. Чтобы снизить эти помехи и улучшить параметры переключения силовых транзисторов, длина цепей тока управления затворами должна быть максимально снижена. Рис. 23 показывает цепи управления затворами верхнего и нижнего плеч.

Дополнительно ток в выходную цепь драйвера может инжектироваться через паразитную емкость коллектор-затвор транзистора IGBT. Паразитная индуктивность цепи затвора способствует развитию напряжения затвор-эмиттер, увеличивая вероятность эффекта самостоятельного открытия IGBT. По этой причине настоятельно рекомендуется размещать резисторы затвора как можно ближе друг к другу и минимизировать область петли тока (см. рис. 23).

IR2214 gate drive loop fig23

Рис. 23. Петля тока управления затвором.

Конденсаторы блокировки напряжения питания. Выходные каскады драйверов IR2214 могут быстро открыть IGBT выходным током до 2A. Блокирующие пульсации напряжения конденсаторы должны быть размещены как можно ближе к выводам микросхемы (VCC и VSS для питания, связанного с землей, VB и VS для плавающего питания), чтобы минимизировать паразитные индуктивность/емкость цепей блокировки пульсаций.

Пример разводки и размещения. Рис. 24 показывает один из возможных вариантов разводки на трехслойной печатной плате. Этот пример учитывает все приведенные выше рекомендации. Размещение и разводка конденсаторов по питанию и сопротивления затвора верхнего и нижнего плеча минимизируют пути распространения тока. Диод вольтдобавки размещен под микросхемой, чтобы катод диода был как можно ближе к конденсатору вольтдобавки, и анод как можно дальше от высокого напряжения и как можно ближе к VCC.

IR2214 PCB layout example TOP fig24a     IR2214 PCB layout example BOTTOM fig24b         IR2214 PCB layout example GROUND PLANE fig24c    
(a) (b) (c)

Рис. 24. Пример разводки верхней (a), нижней (b) стороны платы и внутреннего слоя заливки (c).

Секция вольтдобавки: R1, C1, D1. Затвор верхнего плеча: R2, R3, R4. Диод детектирования выхода из насыщения верхнего плеча: D2. Нижнее питание: C2. Затвор нижнего плеча: R5, R6, R7. Диод детектирования выхода из насыщения нижнего плеча: D3.

[Ссылки]

1. IR2214/IR22141 HALF-BRIDGE GATE DRIVER IC site:irf.com.

 

Добавить комментарий


Защитный код
Обновить

Top of Page